在日常的學習、工作,、生活中,，肯定對各類范文都很熟悉吧。寫范文的時候需要注意什么呢,？有哪些格式需要注意呢？下面是小編幫大家整理的優(yōu)質(zhì)范文,，僅供參考，大家一起來看看吧,。

fpga選擇題及答案篇一

一、判斷題（每題1分,，12 分，正確的√,，錯誤的╳）1．軟件測試的目的是盡可能多的找出軟件的缺陷。（）軟件測試的目的就是為了發(fā)現(xiàn)軟件中的缺陷,，從這個意義上面說上面的這個論斷是正確的。

不少人會認為軟件測試可以保證軟件的質(zhì)量,，其實這個觀點是錯誤，測試只是軟件質(zhì)量控制中的一個角色,，其活動并不能達成軟件質(zhì)量保證的效果。所以不要認為一個公司里面如果有了軟件測試人員,，產(chǎn)品的質(zhì)量就會好起來,。

2．beta 測試是驗收測試的一種,。（）beta測試和驗收測試是兩種不同的測試。

驗收測試的目的是為了以發(fā)現(xiàn)”未實現(xiàn)的需求”為目的,，以評估”適合使用”為目標,，該類測試的不是以發(fā)現(xiàn)缺陷為主要目的,。

beta測試是一模擬真實的使用環(huán)境從而發(fā)現(xiàn)缺陷的一種測試。所以兩者之間的是非包容關系,。

----但我覺得以上的解釋有問題，施驗收測試的常用策略有三種,，它們分別是：·正式驗收·非正式驗收或alpha 測試·beta 測試,。顯然,，無論是alpha測試還是beta測試,，都是屬于驗收測試。

3．驗收測試是由最終用戶來實施的,。（）上面說到了驗收測試的目的和目標，所以驗收測試也可是是軟件生產(chǎn)的企業(yè)內(nèi)部人員來實施,。例如產(chǎn)品經(jīng)理,。

當軟件以項目的形式出現(xiàn),，那么驗收測試由最終用戶來實施的情況是比較長見的,。但是對于產(chǎn)品形式的軟件,，生產(chǎn)企業(yè)內(nèi)部的驗收測試會更多。

4．項目立項前測試人員不需要提交任何工件,。（）應該說這道題目沒有明確的答案，在項目立項前測試人員是不是要把一些準備工作以工件的形式給記錄下來是完全取決于該企業(yè)的軟件開發(fā)過程的要求,。同時不同企業(yè),，立項前要達成的一些必要條件也是大相徑庭的。應該說這一題目出的不是很好,，如果你是出題人這家企業(yè)的測試工程師，那么就應該有一個明確的答案,。5．單元測試能發(fā)現(xiàn)約80%的軟件缺陷。（）同樣這一題目也沒有標準答案,。因為該數(shù)據(jù)的來源和其統(tǒng)計的方法,，樣本都沒有一個工業(yè)標準。這樣出來的數(shù)據(jù)同樣不具有權威性,。這里我可以說一個簡單的例子，在用asp,php這類腳本語言開發(fā)網(wǎng)頁的時候是根本沒有復雜的單元測試,。那么這樣的數(shù)字應用在網(wǎng)站開發(fā)上面是否有意義,，還是值得商榷的。所以這道題目出的不好,，沒有明確的答案

6．代碼評審是檢查源代碼是否達到模塊設計的要求,。（）代碼審查是一種靜態(tài)技術,，從這個意義上說代碼復查是需要和其他的一些動態(tài)測試技術配合才能檢查代碼是否符合設計的要求 7．自底向上集成需要測試員編寫驅(qū)動程序,。（）

這道題目大家看下top-down 和 down-top的集成測試示意圖就能得出明確的答案。這里需要了解的是什么是驅(qū)動測試程序,，什么是樁程序。如果集成組件數(shù)量眾多,，多關系層次,，那么不論是什么類型的集成測試,。驅(qū)動程序和樁程序都是需要開發(fā)的,。

自頂向下需要開發(fā)樁模塊 自底向下需要開發(fā)驅(qū)動模塊

8．負載測試是驗證要檢驗的系統(tǒng)的能力最高能達到什么程度,。（）load testing（負載測試），通過測試系統(tǒng)在資源超負荷情況下的表現(xiàn),，以發(fā)現(xiàn)設計上的錯誤或驗證系統(tǒng)的負載能力,。在這種測試中，將使測試對象承擔不同的工作量,，以評測和評估測試對象在不同工作量條件下的性能行為，以及持續(xù)正常運行的能力,。

負載測試的目標是確定并確保系統(tǒng)在超出最大預期工作量的情況下仍能正常運行。

此外,，負載測試還要評估性能特征,，例如,，響應時間,、事務處理速率和其他與時間相關的方面,。

9．測試人員要堅持原則，缺陷未修復完堅決不予通過,。（）

同樣，這一題沒有正確的答案,。缺陷是否修復是需要聽取測試人員的意見,，但測試人員的意見非決定性。所以還是要看一個企業(yè)賦予測試人員有多大的權力,。10．代碼評審員一般由測試員擔任。（）如果測試員有這個水平,，那么當然是可以參加的。不過大多數(shù)的企業(yè)不會讓普通的測試人員參與代碼的評審,。

11．我們可以人為的使得軟件不存在配置問題。（）首先大家先搞清楚什么是配置管理什么是軟件配置,，從這道題目中看不出出題人想問的是關鍵工程中的配置管理還是單純的軟件配置,。但是可以肯定的是不論是何種情況,，答案均是否定的。

12．集成測試計劃在需求分析階段末提交,。（）

集成測試計劃在開發(fā)人員完成軟件集成計劃之后就可以開始進行了。所以在需求分析階段之后提交是不現(xiàn)實的事情,，應該在軟件的設計階段后，編碼前,。

二、不定項選擇題（每題2 分,，10分）1．軟件驗收測試的合格通過準則是：（）a． 軟件需求分析說明書中定義的所有功能已全部實現(xiàn)，性能指標全部達到要求,。b． 所有測試項沒有殘余一級、二級和一

c． 立項審批表,、需求分析文檔,、設計文檔和編碼實現(xiàn)一致。d． 驗收測試工件齊全,。

回答這道題,，你必須是這家企業(yè)的員工,。前面說到了驗收測試的目的和目標，一個是需求必須實現(xiàn),，二是證明軟件是適合使用的。這樣能滿足這兩個通用標準就可以了,。當然有些軟件企業(yè)會對驗收測試標準做一些調(diào)整。2．軟件測試計劃評審會需要哪些人員參加,？（）a．項目經(jīng)理 b．sqa 負責人 c．配置負責人 d．測試組

上面的4種角色都需要參與

3．下列關于alpha 測試的描述中正確的是：（）a．a(chǎn)lpha 測試需要用戶代表參加 b．a(chǎn)lpha 測試不需要用戶代表參加 c．a(chǎn)lpha 測試是系統(tǒng)測試的一種 d．a(chǎn)lpha 測試是驗收測試的一種

首先大家需要知道alpha測試是系統(tǒng)級別的測試，該測試是在一個受控的環(huán)境中進行的,。用戶需要直接參與進來,。所以答案應該是ad 4．測試設計員的職責有：（）a．制定測試計劃 b．設計測試用例

c．設計測試過程、腳本 d．評估測試活動

合理的答案的是bc,，同時要看軟件企業(yè)對該類人員的職責是如何定義。5．軟件實施活動的進入準則是：（）a．需求工件已經(jīng)被基線化 b．詳細設計工件已經(jīng)被基線化 c．構架工件已經(jīng)被基線化 d．項目階段成果已經(jīng)被基線化 先要了解一下什么是基線,。這個是軟件配置管理中一個重要的概念,。工作產(chǎn)品必須納入到一定的基線里面,。所以選擇abc是必定的，至于是否選擇d要看這家企業(yè)自身的標準了

填空題（每空1分,，24 分）

1．軟件驗收測試包括___,、___、____三種類型,。

軟件驗收測試包括正式驗收測試,、alpha測試、beta測試三種測試。

2．系統(tǒng)測試的策略有功能測試,、、,、,、易用性測試,、,、、,、,、、,、、,、、等15 種方法,。

《軟件測試的藝術》：功能測試，容量測試,，負載測試，易用性測試,，安全性測試，性能測試,，存儲測試，配置測試，兼容性測試，安裝測試,，可靠性測試，可恢復性測試,，適用性測試,，文檔測試,，過程測試

3．設計系統(tǒng)測試計劃需要參考的項目文檔有____和迭代計劃。設計系統(tǒng)測試計劃需要參考的項目文檔有軟件測試計劃,、軟件需求工件、和迭代計劃,。4．對面向過程的系統(tǒng)采用的集成策略有___,、___兩種,。自頂向下,，自底向上

5．通過畫因果圖來寫測試用例的步驟為___、___,、___、___及把因果圖轉(zhuǎn)換為狀態(tài)圖共五個步驟,。

利用因果圖生成測試用例的基本步驟是：

a 分析軟件規(guī)格說明描述中，哪些是原因（即輸入條件或輸入條件的等價類）,，哪些是結(jié)果（即輸出條件），并給每個原因和結(jié)果賦予一個標識符,。b 分析軟件規(guī)格說明描述中的語義，找出原因與結(jié)果之間,，原因與原因之間對應的是什么關系? 根據(jù)這些關系，畫出因果圖,。c 由于語法或環(huán)境限制，有些原因與原因之間,，原因與結(jié)果之間的組合情況不可能出現(xiàn),。為表明這些特殊情況，在因果圖上用一些記號標明約束或限制條件,。d 把因果圖轉(zhuǎn)換成判定表。

e 把判定表的每一列拿出來作為依據(jù),，設計測試用例。

fpga選擇題及答案篇二

第 1 章 fpga基礎知識

1.1 fpga設計工程師努力的方向

sopc,，高速串行i/o，低功耗,，可靠性,，可測試性和設計驗證流程的優(yōu)化等方面。隨著芯片工藝的提高,，芯片容量、集成度都在增加,，fpga設計也朝著高速、高度集成,、低功耗、高可靠性,、高可測,、可驗證性發(fā)展。芯片可測,、可驗證，正在成為復雜設計所必備的條件,，盡量在上板之前查出bug，將發(fā)現(xiàn)bug的時間提前，這也是一些公司花大力氣設計仿真平臺的原因,。另外隨著單板功能的提高、成本的壓力,，低功耗也逐漸進入fpga設計者的考慮范圍，完成相同的功能下,，考慮如何能夠使芯片的功耗最低。高速串行io的應用,，也豐富了fpga的應用范圍，象xilinx的v2pro中的高速鏈路也逐漸被應用,?？傊瑢W無止境,，當掌握一定概念、方法之后,，就要開始考慮fpga其它方面的問題了。

1.2 簡述fpga等可編程邏輯器件設計流程

系統(tǒng)設計電路構思,，設計說明與設計劃分，電路設計與輸入（hdl代碼,、原理圖）,，功能仿真與測試，邏輯綜合,，門級綜合,，邏輯驗證與測試（綜合后仿真）,，布局布線,，時序仿真,，板級驗證與仿真,，加載配置,，在線調(diào)試,。常用開發(fā)工具（altera fpga）

hdl語言輸入：text editor（hdl語言輸入）,，還可以使用ultra edit 原理圖輸入：schematic editor ip core輸入：megawinzad 綜合工具：synplify/synplify pro,，qaustus ii內(nèi)嵌綜合工具 仿真工具：modelsim 實現(xiàn)與優(yōu)化工具：quartus ii集成的實現(xiàn)工具有assignment editor（約束編輯器）,、logiclock（邏輯鎖定工具）、powerfit fitter（布局布線器）,、timing analyzer（時序分析器，sta分析工具）,、floorplan editor（布局規(guī)劃器）、chip editor（底層編輯器）,、design space explorer（設計空間管理器）、design assistant（檢查設計可靠性）等,。后端輔助工具：assembler（編程文件生成工具）,，programmer（下載編程工具）,，powergauge（功耗仿真器）

調(diào)試工具：signaltap ii（在線邏輯分析儀）,，signalprobe（信號探針）。系統(tǒng)級設計環(huán)境：sopc builder,，dsp builder，software builder,。

1.3 quartus文件管理

1.編譯必需的文件：設計文件（.gdf,、.bdf、edif輸入文件,、.tdf,、verilog設計文件、.vqm,、.vt、vhdl設計文件,、.vht）,、存儲器初始化文件（.mif、.rif,、.hex）、配置文件（.qsf,、.tcl）,、工程文件（.qpf）,。2.編譯過程中生成的中間文件（.，.hdb,，.xml等）3.編譯結(jié)束后生成的報告文件（.rpt、.qsmg等）

4.根據(jù)個人使用習慣生成的界面配置文件（.qws等）5.編程文件（.sof,、.pof、.ttf等）

1.4 ic設計流程 寫出一份設計規(guī)范,，設計規(guī)范評估,，選擇芯片和工具，設計,，（仿真，設計評估,，綜合,，布局和布線,，仿真和整體檢驗）檢驗，最終評估,，系統(tǒng)集成與測試，產(chǎn)品運輸,。設計規(guī)則：使用自上而下的設計方法（行為級，寄存器傳輸級,，門電路級），按器件的結(jié)構來工作,，做到同步設計,，防止亞穩(wěn)態(tài)的出現(xiàn)，避免懸浮的節(jié)點，避免總線的爭搶（多個輸出端同時驅(qū)動同一個信號）,。

設計測試（dft）強調(diào)可測試性應該是設計目標的核心，目的是排除一個芯片的設計缺陷,，捕獲芯片在物理上的缺陷問題。

asic設計要求提供測試結(jié)構和測試系向量,。fpga等默認生產(chǎn)廠商已經(jīng)進行了適當?shù)臏y試。測試的10/10原則：測試電路的規(guī)模不要超過整個fpga的10%,，花費在設計和仿真測試邏輯上的時間不應超過設計整個邏輯電路的10%。

1.5 fpga基本結(jié)構

可編程輸入/輸出單元,，基本可編程邏輯單元,，嵌入式塊ram,，豐富的布線資源,，底層嵌入式功能單元，內(nèi)嵌專用硬核,。

常用的電氣標準有l(wèi)vttl,lccmos,sstl,hstl,lvds,lvpecl,pci等,。fpga懸浮的總線會增加系統(tǒng)內(nèi)的噪聲，增加功率的損耗,，并且具有潛在的產(chǎn)生不穩(wěn)定性的問題，解決方案是加上拉電阻,。

對于sram型器件，路徑是通過編程多路選擇器實現(xiàn),；對于反熔絲型器件，路徑通過傳導線（高阻抗,，有rc延時）來實現(xiàn)的。這兩種結(jié)構都顯著加大了路徑延時,。

1.6 fpga選型時要考慮哪些方面,？

需要的邏輯資源、應用的速度要求,，功耗，可靠性,，價格,，開發(fā)環(huán)境和開發(fā)人員的熟悉程度。

1.7 同步設計的規(guī)則 單個時鐘域：

1,、所有的數(shù)據(jù)都要通過組合邏輯和延時單元，典型的延時單元是觸發(fā)器,，這些觸發(fā)器被一 個時鐘信號所同步,；

2、延時總是由延時單元來控制,，而不是由組合邏輯來控制；

3,、組合邏輯所產(chǎn)生的信號不能在沒有通過一個同步延時單元的情況下反饋回到同一個組 合邏輯,；

4、時鐘信號不能被門控,，必須直接到達延時單元的時鐘輸入端,，而不是經(jīng)過任何組合邏輯；

5,、數(shù)據(jù)信號必須只通向組合邏輯或延時單元的數(shù)據(jù)輸入端。多個時鐘域：

把通過兩個不同時鐘作用區(qū)域之間的信號作為異步信號處理

1.8 你所知道的可編程邏輯器件有哪些,？ pal/gal，cpld,，fpga pla：可編程邏輯陣列，一種用于大規(guī)模的與陣列和或陣列的邏輯器件,，用于實現(xiàn)布爾邏輯的不同組合,。

pla：可編程陣列邏輯,，一種邏輯器件,，由大規(guī)模的與陣列和規(guī)模小且數(shù)量固定的或門組成,，可用于實現(xiàn)布爾邏輯和狀態(tài)機。

pal：很短的交貨時間,、可編程的,、沒有nre（非循環(huán)工程）費用 門陣列：高密度性,、能實現(xiàn)許多邏輯函數(shù)、速度相對較快 1.9 fpga,、asic、cpld的概念及區(qū)別

fpga（field programmable gate array）是可編程asic,。

asic專用集成電路,，它是面向?qū)ｉT用途的電路，專門為一個用戶設計和制造的,。根據(jù)一個用戶的特定要求，能以低研制成本,，短、交貨周期供貨的全定制,，半定制集成電路。與門陣列等其它asic(application specific ic)相比,，它們又具有設計開發(fā)周期短、設計制造成本低,、開發(fā)工具先進、標準產(chǎn)品無需測試,、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點,。

fpga采用同步時鐘設計,，使用全局時鐘驅(qū)動,，采用時鐘驅(qū)動方式在各級專用布線資源上靈活布線,，asic有時采用異步邏輯，一般采用門控時鐘驅(qū)動,，一旦設計完成，其布線是固定的,。fpga比asic開發(fā)周期短，成本低,，設計靈活。

cpld（complex programmable logic device）是復雜可編程邏輯器件,。cpld開關矩陣路徑設計的一個優(yōu)點是信號通過芯片的延時時間是確定的,。設計者通過計算經(jīng)由功能模塊、i/o模塊和開關矩陣的延遲就可以 任何信號的延遲時間,，并且信號沿金屬線傳遞所引起的延遲是可忽略的。

1.10 鎖存器（latch）和觸發(fā)器（flip-flop）區(qū)別,？

電平敏感的存儲器件稱為鎖存器,，可分為高電平鎖存器和低電平鎖存器,，用于不同時鐘 之間的信號同步,。

由交叉耦合的門構成的雙穩(wěn)態(tài)的存儲原件稱為觸發(fā)器,。分為上升沿觸發(fā)和下降沿觸發(fā)?？梢哉J為是兩個不同電平敏感的鎖存器串連而成。前一個鎖存器決定了觸發(fā)器的建立時間,，后一個鎖存器則決定了保持時間,。

鎖存器對脈沖電平敏感，在時鐘脈沖的電平作用下改變狀態(tài),。鎖存器是電平觸發(fā)的存儲單元，數(shù)據(jù)存儲的動作取決于輸入時鐘（或者使能）信號的電平值,，僅當鎖存器處于使能狀態(tài)時,，輸出才會隨著數(shù)據(jù)輸入發(fā)生變化,。

鎖存器不同于觸發(fā)器，它不在鎖存數(shù)據(jù)時,，輸出端的信號隨輸入信號變化，就像信號通過一個緩沖器一樣,；一旦鎖存信號起鎖存作用，則數(shù)據(jù)被鎖住,，輸入信號不起作用,。鎖存器也稱為透明鎖存器，指的是不鎖存時輸出對于輸入是透明的,。

應用場合：數(shù)據(jù)有效遲后于時鐘信號有效。這意味著時鐘信號先到,，數(shù)據(jù)信號后到。在某些運算器電路中有時采用鎖存器作為數(shù)據(jù)暫存器,。

缺點：時序分析較困難,。

不要鎖存器的原因：

1,、鎖存器容易產(chǎn)生毛刺，2,、鎖存器在asic設計中應該說比ff要簡單,，但是在fpga的資源中，大部分器件沒有鎖存器這個東西,，所以需要用一個邏輯門和ff來組成鎖存器,，這樣就浪費了資源。

優(yōu)點：面積小,。鎖存器比ff快,，所以用在地址鎖存是很合適的，不過一定要保證所有的latch信號源的質(zhì)量,，鎖存器在cpu設計中很常見,，正是由于它的應用使得cpu的速度比外部io部件邏輯快許多。latch完成同一個功能所需要的門較觸發(fā)器要少,，所以在asic中用的較多。

寄存器用來存放數(shù)據(jù)的一些小型存儲區(qū)域,，用來暫時存放參與運算的數(shù)據(jù)和運算結(jié)果,，它被廣泛的用于各類數(shù)字系統(tǒng)和計算機中。其實寄存器就是一種常用的時序邏輯電路,，但這種時序邏輯電路只包含存儲電路。寄存器的存儲電路是由鎖存器或觸發(fā)器構成的,，因為一個鎖存器或觸發(fā)器能存儲1位二進制數(shù)，所以由n個鎖存器或觸發(fā)器可以構成n位寄存器,。工程中的寄存器一般按計算機中字節(jié)的位數(shù)設計,，所以一般有8位寄存器、16位寄存器等,。對寄存器中的觸發(fā)器只要求它們具有置

1,、置0的功能即可，因而無論是用同步rs結(jié)構觸發(fā)器,，還是用主從結(jié)構或邊沿觸發(fā)結(jié)構的觸發(fā)器，都可以組成寄存器,。一般由d觸發(fā)器組成，有公共輸入/輸出使能控制端和時鐘,，一般把使能控制端作為寄存器電路的選擇信號，把時鐘控制端作為數(shù)據(jù)輸入控制信號,。寄存器的應用

1.可以完成數(shù)據(jù)的并串、串并轉(zhuǎn)換,；

2.可以用做顯示數(shù)據(jù)鎖存器：許多設備需要顯示計數(shù)器的記數(shù)值，以8421bcd碼記數(shù),，以七段顯示器顯示，如果記數(shù)速度較高,，人眼則無法辨認迅速變化的顯示字符。在計數(shù)器和譯碼器之間加入一個鎖存器,，控制數(shù)據(jù)的顯示時間是常用的方法。3.用作緩沖器,；

4.組成計數(shù)器：移位寄存器可以組成移位型計數(shù)器，如環(huán)形或扭環(huán)形計數(shù)器,。

1.11 jtag信號

tck：測試時鐘輸入,，用于移位控制，上升沿將測試指令,、測試數(shù)據(jù)和控制輸入信號移入芯片,；下降沿時將數(shù)據(jù)從芯片移出,。

tms：測試模式選擇,，串行輸入端，用于控制芯片內(nèi)部的jtag狀態(tài)機,。

tdi：測試數(shù)據(jù)輸入,，串行輸入端,，用于指令和編程數(shù)據(jù)的輸入，在時鐘上升沿,，數(shù)據(jù)被捕獲。tdo：測試數(shù)據(jù)輸出,，串行輸出端,，時鐘下降沿，數(shù)據(jù)被驅(qū)動輸出,。trst：測試復位輸入（僅用于擴展jtag），異步,、低電平有效，用于jtag初始化時,。

1.12 fpga芯片內(nèi)有哪兩種存儲器資源,？

fpga芯片內(nèi)有兩種存儲器資源：一種叫block ram,另一種是由lut配置成的內(nèi)部存儲器（也就是分布式ram,，distribute ram）,。block ram由一定數(shù)量固定大小的存儲塊構成的,，使用block ram資源不占用額外的邏輯資源,，并且速度快。但是使用的時候消耗的block ram資源是其塊大小的整數(shù)倍,。

1.13 fpga中可以綜合實現(xiàn)為ram/rom/cam的三種資源及其注意事項,？

三種資源：block ram,、觸發(fā)器（ff）、查找表（lut）,； 注意事項：

1,、在生成ram等存儲單元時,，應該首選block ram 資源；原因有二：使用block ram等資源,，可以節(jié)約更多的ff和4-lut等底層可編程單元,，最大程度發(fā)揮器件效能，節(jié)約成本,； block ram是一種可以配置的硬件結(jié)構,，其可靠性和速度與用lut和register構建的存儲器更有優(yōu)勢,。

2、弄清fpga的硬件結(jié)構,，合理使用block ram資源,；

3,、分析block ram容量,，高效使用block ram資源和分布式ram資源（distribute ram）,。

1.14 fpga設計中對時鐘的使用,？（例如分頻等）

fpga芯片有固定的時鐘路由,，這些路由能有減少時鐘抖動和偏差。需要對時鐘進行相位移動或變頻的時候,，一般不允許對時鐘進行邏輯操作,，這樣不僅會增加時鐘的偏差和抖動,，還會使時鐘帶上毛刺。一般的處理方法是采用fpga芯片自帶的時鐘管理器如pll,，dll或dcm,，或者把邏輯轉(zhuǎn)換到觸發(fā)器的d輸入,。

1.15 xilinx中與全局時鐘資源和dll相關的硬件原語

常用的與全局時鐘資源相關的xilinx器件原語包括：bufg, ibufgds, bufg, bufgp, bufgce, bufgmux, bufgdll, dcm等,。1.16 hdl語言的層次概念,？

hdl語言是分層次的,、類型的，最常用的層次概念有系統(tǒng)與標準級,、功能模塊級,，行為級，寄存器傳輸級和門級,。

1.17 查找表的原理與結(jié)構,？

查找表（look-up-table）簡稱為lut,，本質(zhì)上是一個ram,。目前fpga中多使用4輸入的lut，所以每一個lut可以看成一個有 4位地址線的16x1的ram,。當用戶通過原理圖或hdl語言描述了一個邏輯電路以后,，pld/fpga開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入ram,，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表,，找出地址對應的內(nèi)容,，然后輸出,。

1.18 ic設計前端到后端的流程和eda工具？

設計前端也稱邏輯設計,，后端設計也稱物理設計，兩者并沒有嚴格的界限,，一般涉及到與工藝有關的設計就是后端設計,。1：規(guī)格制定：客戶向芯片設計公司提出設計要求,。

2：詳細設計：芯片設計公司（fabless）根據(jù)客戶提出的規(guī)格要求，拿出設計解決方案和具體實現(xiàn)架構,，劃分模塊功能,。目前架構的驗證一般基于 system c，仿真可以使用system c的仿真工具,，cocentric和visual elite等,。

3：hdl編碼：設計輸入工具：ultra，visual vhdl等 4：仿真驗證：modelsim 5：邏輯綜合：synplify 6：靜態(tài)時序分析：synopsys的prime time 7：形式驗證：synopsys的formality.1.19 什么是“線與”邏輯,，要實現(xiàn)它,，在硬件特性上有什么具體要求? 線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能,。在硬件上，要用oc門（集電極開路與非門）來實現(xiàn)，由于不用oc門可能使灌電流過大,，而燒壞邏輯門,，因此在輸出端口應加一個上拉電阻。

1.20 ic設計中同步復位與異步復位的區(qū)別,？ 同步復位在時鐘沿采復位信號,，完成復位動作,。

異步復位不管時鐘,，只要復位信號滿足條件，就完成復位動作,。異步復位對復位信號要求比較高,，不能有毛刺，如果其與時鐘關系不確定,，也可能出現(xiàn)亞穩(wěn)態(tài),。

1.21 moore 與 meeley狀態(tài)機的特征？

moore 狀態(tài)機的輸出僅與當前狀態(tài)值有關, 且只在時鐘邊沿到來時才會有狀態(tài)變化,。mealy 狀態(tài)機的輸出不僅與當前狀態(tài)值有關, 而且與當前輸入值有關,。

1.22 latch和register區(qū)別？行為描述中l(wèi)atch如何產(chǎn)生？ 本質(zhì)的區(qū)別在于：latch是電平觸發(fā),，register是邊沿觸發(fā),。register在同一時鐘邊沿觸發(fā)下動作,，符合同步電路的設計思想,，而latch則屬于異步電路設計,，往往會導致時序分析困難,，不適當?shù)膽胠atch則會大量浪費芯片資源。時序設計中盡量使用register觸發(fā),。行為描述中,，如果對應所有可能輸入條件，有的輸入沒有對應明確的輸出,，系統(tǒng)會綜合出latch,。

比如：//缺少else語句 always@(a or b)begin if(a==1)q <= b;end 1.23 單片機上電后沒有運轉(zhuǎn),，首先要檢查什么？

首先應該確認電源電壓是否正常,；接下來就是檢查復位引腳電壓是否正常,；然后再檢查晶振是否起振了。

如果系統(tǒng)不穩(wěn)定的話,，有時是因為電源濾波不好導致的,。在單片機的電源引腳跟地引腳之間接上一個0.1uf的電容會有所改善,。如果電源沒有濾波電容的話,，則需要再接一個更大濾波電容,，例如220uf的,。遇到系統(tǒng)不穩(wěn)定時，就可以并上電容試試（越靠近芯片越好）,。

1.24 集成電路前端設計流程,，寫出相關的工具,。1）代碼輸入（design input)用vhdl或者是verilog語言來完成器件的功能描述,，生成hdl代碼 語言輸入工具：summit visualhdl mentor renior 圖形輸入: composer(cadence);viewlogic(viewdraw)2）電路仿真（circuit simulation)將vhd代碼進行先前邏輯仿真,，驗證功能描述是否正確 數(shù)字電路仿真工具： verolog

：cadence verolig-xl synopsys vcs mentor modle-sim vhdl：cadence nc-vhdl synopsys vss mentor modle-sim 模擬電路仿真工具：

anti hspice pspice,，spectre micro microwave: eesoft : hp 3）邏輯綜合（synthesis tools)邏輯綜合工具可以將設計思想vhd代碼轉(zhuǎn)化成對應一定工藝手段的門級電路,；將初級仿真中所沒有考慮的門沿（gates delay）反標到生成的門級網(wǎng)表中,返回電路仿真階段進行再仿真,。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表,。

第 2 章 時序約束

2.1 時序約束的概念和基本策略

時序約束主要包括周期約束,，偏移約束，靜態(tài)時序路徑約束三種,。通過附加時序約束可以綜合布線工具調(diào)整映射和布局布線，是設計達到時序要求,。

策略：附加時序約束的一般策略是先附加全局約束，然后對快速和慢速例外路徑附加專門約束,。附加全局約束時，首先定義設計的所有時鐘,，對各時鐘域內(nèi)的同步元件進行分組,，對分組附加周期約束，然后對fpga/cpld輸入輸出pad附加偏移約束,、對全組合邏輯的pad to pad路徑附加約束。附加專門約束時,，首先約束分組之間的路徑，然后約束快,、慢速例外路徑和多周期路徑，以及其他特殊路徑,。附加約束的作用：

1、提高設計的工作頻率（減少了邏輯和布線延時）,；

2、獲得正確的時序分析報告,；（靜態(tài)時序分析工具以約束作為判斷時序是否滿足設計要求的標準,，因此要求設計者正確輸入約束,，以便靜態(tài)時序分析工具可以正確的輸出時序報告）

3、指定fpga/cpld的電氣標準和引腳位置,。

2.2 fpga設計中如何實現(xiàn)同步時序電路的延時,？

首先說說異步電路的延時實現(xiàn)：異步電路一半是通過加buffer,、兩級與非門等,，但這是不適合同步電路實現(xiàn)延時的,。在同步電路中，對于比較大的和特殊要求的延時,，一半通過高速時鐘產(chǎn)生計數(shù)器，通過計數(shù)器來控制延時,；對于比較小的延時,，可以通過觸發(fā)器打一拍，不過這樣只能延遲一個時鐘周期,。

2.3 什么是同步邏輯和異步邏輯？

同步邏輯是時鐘之間有固定的因果關系,。異步邏輯是各時鐘之間沒有固定的因果關系。電路設計可分類為同步電路和異步電路設計,。同步電路利用時鐘脈沖使其子系統(tǒng)同步運作,，而異步電路不使用時鐘脈沖做同步,，其子系統(tǒng)是使用特殊的“開始”和“完成”信號使之同步,。由于異步電路具有下列優(yōu)點--無時鐘歪斜問題,、低電源消耗,、平均效能而非最差效能,、模塊性,、可組合和可復用性--因此近年來對異步電路研究增加快速,，論文發(fā)表數(shù)以倍增,，而intel pentium 4處理器設計，也開始采用異步電路設計,。v異步電路主要是組合邏輯電路，用于產(chǎn)生地址譯碼器,、ｆｉｆｏ或ｒａｍ的讀寫控制信號脈沖,，其邏輯輸出與任何時鐘信號都沒有關系，譯碼輸出產(chǎn)生的毛刺通常是可以監(jiān)控的,。同步電路是由時序電路(寄存器和各種觸發(fā)器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鐘控制下完成的,。這些時序電路共享同一個時鐘ｃlｋ,，而所有的狀態(tài)變化都是在時鐘的上升沿(或下降沿)完成的,。

同步時序邏輯電路的特點：各觸發(fā)器的時鐘端全部連接在一起,，并接在系統(tǒng)時鐘端，只有當時鐘脈沖到來時,，電路的狀態(tài)才能改變。改變后的狀態(tài)將一直保持到下一個時鐘脈沖的到來,，此時無論外部輸入有無變化,，狀態(tài)表中的每個狀態(tài)都是穩(wěn)定的。

異步時序邏輯電路的特點：電路中除可以使用帶時鐘的觸發(fā)器外,，還可以使用不帶時鐘的觸發(fā)器和延遲元件作為存儲元件,，電路中沒有統(tǒng)一的時鐘，電路狀態(tài)的改變由外部輸入的變化直接引起,。

2.4 同步電路和異步電路的區(qū)別？

同步電路：存儲電路中所有觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時鐘脈沖信號同步,。異步電路：電路沒有統(tǒng)一的時鐘，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連,，這有這些觸發(fā)器的狀態(tài)變化與時鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時鐘脈沖同步,。

2.5 同步設計的原則

1,、盡可能使用同一時鐘，時鐘走全局時鐘網(wǎng)絡,。多時鐘域采用“局部同步”,。

2、避免使用緩和時鐘采樣數(shù)據(jù),。采用混合時鐘采用將導致fmax小一倍。

3,、避免在模塊內(nèi)部使用計數(shù)器分頻所產(chǎn)生的時鐘。

4,、避免使用門控時鐘。組合電路會產(chǎn)生大量毛刺,，所以會在clk上產(chǎn)生毛刺導致ff誤翻轉(zhuǎn),?？梢杂脮r鐘始能代替門控時鐘,。

2.6 時序設計的實質(zhì)

電路設計的難點在時序設計,，時序設計的實質(zhì)就是滿足每一個觸發(fā)器的建立/保持時間的要求,。

2.7 對于多位的異步信號如何進行同步？

對一位的異步信號使用一位同步器，而對于多位的異步信號,，可以采用如下方法：1：可以采用保持寄存器加握手信號的方法（多數(shù)據(jù),，控制，地址）,；2：特殊的具體應用電路結(jié)構，根據(jù)應用的不同而不同,；3：異步fifo（最常用的緩存單元是dpram）。

2.8 什么是時鐘抖動,？

時鐘抖動是指芯片的某一個給定點上時鐘周期發(fā)生暫時性變化，也就是說時鐘周期在不

同的周期上可能加長或縮短,。它是一個平均值為0的平均變量。

2.9 建立時間與保持時間的概念？

setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求,。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，其數(shù)據(jù)輸入端的數(shù)據(jù)必須保持不變的時間,。輸入信號應提前時鐘沿t時間到達芯片,，這個t就是建立時間-setup time。如不滿足setup time,，這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器,，只有在下一個時鐘沿,，數(shù)據(jù)才能被打入觸發(fā)器。

保持時間是指觸發(fā)器的時鐘信號上升沿到來以后,，其數(shù)據(jù)輸入端的數(shù)據(jù)必須保持不變的時間。如果hold time不夠,，數(shù)據(jù)同樣不能被打入觸發(fā)器,。

不考慮時鐘的skew，d2的建立時間不能大于（時鐘周期tsetup – hold

2.17 時鐘周期t,，觸發(fā)器d1的寄存器到輸出時間最大為t1max，最小為t1min,。

組合邏輯電路最大延遲為t2max,，最小為t2min。問,，觸發(fā)器d2的建立時間t3和保持時間應滿足什么條件 t3setup>t+t2max,，t3hold>t1min+t2min

第 3 章 rtl級設計

3.1 用verilog或vhdl寫一段代碼，實現(xiàn)消除一個glitch,？ 將傳輸過來的信號經(jīng)過兩級觸發(fā)器就可以消除毛刺,。

3.2 阻塞式賦值和非組塞式賦值的區(qū)別？

非阻塞賦值：塊內(nèi)的賦值語句同時賦值,，一般用在時序電路描述中,，同時執(zhí)行。阻塞賦值：完成該賦值語句后才做下一句的操作,，一般用在組合邏輯描述中,，順序執(zhí)行。

3.3 用fsm實現(xiàn)101101的序列檢測模塊,。

a為輸入端,，b為輸出端，如果a連續(xù)輸入為1101則b輸出為1,，否則為

0。

例

如a： ***0100110 b： ***0000000 請畫出state machine,；請用rtl描述其state machine,。

狀態(tài)分配： idle：000 st0：001 st1：011 st2：010 st3：110

3.4 用verilog/vhdl寫一個fifo控制器(包括空,，滿,，半滿信號)。reg[n-1:0] memory[0:m－1];定義fifo為n位字長容量m 八個always模塊實現(xiàn),，兩個用于讀寫fifo，兩個用于產(chǎn)生頭地址head和尾地址tail,，一個產(chǎn)生counter計數(shù),，剩下三個根據(jù)counter的值產(chǎn)生空，滿,，半滿信號產(chǎn)生空，滿,，半滿信號。

3.5 用d觸發(fā)器實現(xiàn)2分頻的verilog描述,？ module spanide2(clk , clk_o, reset);input clk , reset;output clk_o;wire in;reg out always @(posedge clk or posedge reset)if(reset)out <= 0;else out <= in;assign in = ~out;assign clk_o = out;endmodule

3.6 用d觸發(fā)器做個二分頻的電路？畫出邏輯電路,？ d觸發(fā)器的輸出q取反接到輸入，輸出作為二分頻輸出,。

顯示工程設計中一般不采用這樣的方式來設計，二分頻一般通過dcm或pll來實現(xiàn),。通過dcm或者pll得到的分頻信號沒有相位差。

3.7 描述一個交通信號燈的設計,。module traffic

3.8 設計一個自動飲料售賣機，飲料10分錢,，硬幣有5分和10分兩種，并考慮

找零,，1.畫出fsm（有限狀態(tài)機）2.用verilog編程，語法要符合fpga設計的要求3.設計工程中可使用的工具及設計大致過程

（1）點路變量分析：投入5分硬幣為一個變量,，定義為a，為輸入,；投入10分硬幣為一個變量，定義為b,，為輸入；售貨機給出飲料為一變量,，定義為y，為輸出,；售貨機找零為一變量，定義為z,，為輸出。（2）狀態(tài)確定：電路共有兩個狀態(tài)：狀態(tài)s0,，表示未投入任何硬幣；狀態(tài)s1,，表示投入了5分硬幣。

（3）設計過程：設當前為s0狀態(tài),，當接收到5分硬幣時，轉(zhuǎn)換到s1狀態(tài),，等待繼續(xù)投入硬幣,；當接收到10分硬幣時,，保持s0狀態(tài),，彈出飲料，不找零,。當前狀態(tài)為s1時,，表示已經(jīng)有5分硬幣,，若再接收5分硬幣,，轉(zhuǎn)換到s0狀態(tài),，彈出飲料,，不找零；若接收到10分硬幣,，轉(zhuǎn)換到s0狀態(tài),，彈出飲料，找零,。所用設計工具：quartus ii,，modelsim

第 4 章 名詞解釋

4.1 sram，falsh memory及dram的區(qū)別? sram：靜態(tài)隨機存儲器,，存取速度快，但容量小,，掉電后數(shù)據(jù)會丟失，不像dram 需要不停的refresh,，制造成本較高，通常用來作為快取(cache)記憶體使用 flash：閃存,，存取速度慢,，容量大，掉電后數(shù)據(jù)不會丟失

dram：動態(tài)隨機存儲器,，必須不斷的重新的加強(refreshed)電位差量,，否則電位差將降低至無法有足夠的能量表現(xiàn)每一個記憶單位處于何種狀態(tài),。價格比sram便宜，但訪問速度較慢,，耗電量較大,，常用作計算機的內(nèi)存使用,。

ssram：synchronous static random access memory同步靜態(tài)隨機訪問存儲器。它的一種類型的sram,。ssram的所有訪問都在時鐘的上升/下降沿啟動,。地址、數(shù)據(jù)輸入和其它控制信號均于時鐘信號相關,。這一點與異步sram不同，異步sram的訪問獨立于時鐘,，數(shù)據(jù)輸入和輸出都由地址的變化控制。

sdram：synchronous dram同步動態(tài)隨機存儲器,。

fpga設計中既可以用于靜態(tài)驗證又可以用于動態(tài)仿真的是(斷言，類似于c語言里的assert,，靜態(tài)驗證類似于程序在編譯階段就能發(fā)現(xiàn)錯誤,，動態(tài)仿真是仿真階段發(fā)現(xiàn)錯誤）的碼片速率是：3.84mcps

4.2 prom分類：

可擦除可編程的只讀存儲器（eprom）：施加高壓電信號編程，置于紫外線中可擦除其內(nèi)容。

電可擦除可編程只讀存儲器（e2prom）：高壓編程和擦除,。flash存儲器：電信號對其編程和擦除。4.3 prom分類：

4.4 名詞irq,bios,usb,vhdl,sdr

4.5 給你一堆名詞,，舉例他們的作用。有pci,、ecc、ddr,、interrupt,、pipeline 中斷的類型，作用,。

irq,bios,usb,vhdl,vlsi vco(壓控振蕩器)ram(動態(tài)隨機存儲器),，fir iir dft(離散傅立葉變換)或者是中文的，比如：a.量化誤差 b.直方圖 c.白平衡 pci：peripheral component interconnect（pci）,，ddr：doubledatarate ecc：error checking and correcting atpg：automatic test pattern generator自動測試相量生成 cmos：complement metel oxide semi-conduct eco： engineering change order 工程修改訂單,。

pci：pci是peripheral component interconnect(外設部件互連標準)的縮寫pci是由intel公司1991年推出的一種局部總線,。最早提出的pci 總線工作在33mhz 頻率之下,，傳輸帶寬達到了133mb/s(33mhz x 32bit/8),，它為顯卡，聲卡,，網(wǎng)卡,，modem等設備提供了連接接口。

ecc：erro checking and correcting 數(shù)據(jù)校驗糾錯,，應用在內(nèi)存上 ecc內(nèi)存 ddr：內(nèi)存 double date rate interrupt：中斷 分為硬件中斷和軟件中斷。硬件中斷分為可屏蔽中斷和不可屏蔽中斷,。pipeline：流水線采用流水線技術的cpu使用指令重疊的辦法，即在一條指令還沒有處理完時,，就開始處理下一條指令,。典型的流水線將每一條機器指令分成5步,，即取指,、譯碼、取操作數(shù)(或譯碼2),、執(zhí)行、回寫。在理想條件下,，平均每個時鐘周期可以完成一條指令而所謂“超級流水線處理”是將機器指令劃分為更多級的操作,，以減輕每一級的復雜程度,。在流水線的每一步中，如果需要執(zhí)行的邏輯操作少一些,，則每一步就可以在較短的時間內(nèi)完成,。tlb:translate look side buffers，轉(zhuǎn)換旁視緩沖器

apic: advanced programmable interrupt ual processing雙處理器

fpga選擇題及答案篇三

程序開發(fā) 卷1

php程序員考題

考試說明：

1,、試卷總分為100分,。

2、本次考試時間為120分鐘,。

一,、邏輯推理題（9分,，每題3分）

夫婦請了tom夫婦和henrry夫婦來他們家玩撲克。這種撲克游戲有一種規(guī)則,，夫婦兩個不能一組。jack跟lily一組,，tom的隊友是henrry的妻子,，linda的丈夫和sara一組。那么這三對夫婦分別為：(b)a． jack—sara,，tom—linda,，henrry—lily b． jack—sara，tom—lily,，henrry—linda c． jack—linda，tom—lily,，henrry—sara d． jack—lily，tom—sara,，henrry—linda

2.有17根11.1米長的鋼管，要截成1.0米和0.7米的甲,、乙兩種長度的管子，要求截成的甲,、乙兩種管子的數(shù)量一樣多。問：最多能截出甲,、乙兩種管子各多少根？（c）a.99 b.105 c.111 d.121

3.一個水庫在年降水量不變的情況下,，能夠維持全市12萬人20年得用水量。在該市新遷入3萬人之后,，該水庫只夠維持15年得用水量。市政府號召節(jié)約用水,，希望能將水庫的使用壽命提高到30年。那么該市市民平均需要節(jié)約多少比例的水才能實現(xiàn)政府制定的目標,？（a）a.2/5 b.2/7 c.1/3 d.1/4

二、php語言題（36分,，每題3分）

1.語句for($k=0;$k=1;$k++);和語句for($k=0;$k==1;$k++);執(zhí)行的次數(shù)分別是(3分): a 無限和0 b 0和無限 c 都是無限 d 都是0 參考答案：a

2.讀取post方法傳遞的表單元素值的方法是(3分): a $_post[“名稱”] b $_post[“名稱”] c $post[“名稱”] d $post[“名稱”] 參考答案：b

3.下面哪個函數(shù)可以打開一個文件,，以對文件進行讀和寫操作,？(3分)a fget()

程序開發(fā) 卷1

b file_open()c fopen()d open_file()參考答案：c

4.下面哪個選項沒有將 john 添加到users 數(shù)組中,？(3分)(a)$users[] = ‘john’;(b)array_add($users,’john’);(c)array_push($users,‘john’);(d)$users ||= ‘john’;參考答案：b

是一種______腳本語言，基于______引擎,。php最常被用來開發(fā)動態(tài)的______內(nèi)容，此外,，它同樣還可被用來生成______（以及其他）文檔。(3分)a．動態(tài),，php，數(shù)據(jù)庫,，html b．嵌入式，zend,，html，xml c．基于perl的,，php，web,，靜態(tài) d．嵌入式，zend,，docbook文檔,，mysql e．基于zend的，php,，圖像，html 參考答案：b

6.函數(shù)的形參與實參之間的數(shù)值傳遞方式有哪些,？如何傳遞？（5分）

答：（1）按值傳遞方式，將實參的值復制到對應的形參中,，在函數(shù)內(nèi)部的操作針對形參進行，操作的結(jié)果不會影響到實參,，即函數(shù)返回值，實參的值不會改變,。

（2）按引用傳遞方式，按引用傳遞方式就是引用將實參的內(nèi)存地址傳遞到形參中,，這時在函數(shù)內(nèi)部的所有的操作都會影響到實參的值，返回后實參的值會發(fā)生變化,，引用傳遞方式就是傳遞時在原基礎上加&號即可。

（3）默認函數(shù)（可選參數(shù)）,。可選參數(shù)指定某個參數(shù)為可選參數(shù),，將可選參數(shù)放在參數(shù)引表末尾，并且指定其默認值為空,。

7.定義：$str=”a1b2c3”,請寫出下面兩種匹配的結(jié)果以及解釋一下兩者的區(qū)別。（5分）preg_match(‘/[w]*[d]+/i’),$str,$ary);echo $ary[0];preg_match(‘/[w]*?[d]+/i’,$str,$ary);echo $ary[0];參考答案：第一個輸出為a1b2c3,第二個輸出為a1,。

區(qū)別主要是[w]*,后面有沒有跟問號，php的正則匹配模式默認為貪婪模式,，即第一個模式,表示*取盡量多的匹配字符，第二個加了個限定符,？，為非貪婪（或懶惰模式）,，表示*取盡量少的匹配字符。(能寫出貪婪和懶惰的區(qū)別,，正則表達式已經(jīng)沒大問題了,。)

n和cookies 有什么區(qū)別,？如果瀏覽器禁用了cookies,，session還可以使用嗎？為什么,？（5分）

參考答案：cookies存儲在客戶端，session存儲在服務端,。瀏覽器禁用了cookies，session也不可以使用,，因為sesession是需要客戶端發(fā)送一個sessionid到服務端，禁用了cookies,，客戶端就不能保存此sessionid，session也失效了,。(session是常用的，考察使用的熟悉程度)

程序開發(fā) 卷1

二進制數(shù)據(jù)流是處理是用什么函數(shù)的,？（4分）參考答案：pack和unpack,。(與服務端通信用到的解析方法)

10.求兩個日期的差數(shù)，例如2009-3-1 ~ 2009-4-4 的日期差數(shù),？（4分）答:(strtotime(‘2009-4-4’)-strtotime(‘2009-3-1’))/3600*24

三、linux操作題（20分,，每題5分）1.請盡量寫出你熟悉的linux文件操作命令及其作用。

參考答案：自由發(fā)揮.基本的文件操作命令rm(移除),mv(移動),cp(復制),chmod(改權限),pwd(查看當前路徑),mkdir(創(chuàng)建目錄)ls(列舉當前目錄)2.3.4.簡述linux下,，rsync同步命令怎么實現(xiàn)無需輸入密碼數(shù)據(jù)同步?（5分）

參考答案：在機器1上生成公鑰私鑰對,，將生成的公鑰復制至機器2，加入到~/.ssh/,。即可實現(xiàn)無密碼同步。(同步?jīng)]問題了)

四,、綜合問答題（35分，每題5分）,lnmp分別指什么,？

參考答案：lamp:linux,apache,mysql,php lnmp:linux,nginx,mysql,php linux文本編輯器vim(vi)命令行模式下有:q,:w, /word ,?word表示什么? 參考答案：:q退出，:w保存,，/word往下查找，?word往上查找.(熟悉linux編輯)linux怎么添加定時任務,？ 參考答案：crontab –e

2.11.請使用偽語言結(jié)合數(shù)據(jù)結(jié)構冒泡排序法對以下一組數(shù)據(jù)進行排序 10 2 36 14 10 25 23 85 99 45。

答：

$str=’10 2 36 14 10 25 23 85 99 45′;$arr=explode(‘ ‘,$str);$count=count($arr);for($i=0;$i<$count;$i++){ for($j=$i+1;$j<$count;$j++){ if($arr[$j]<$arr[$i]){ $temp=$arr[$i];$arr[$i]=$arr[$j];$arr[$j]=$temp;} } } $str1=implode(‘ ‘,$arr);echo$str1;

3.簡述mysql中union all,，left join的用法。

程序開發(fā) 卷1

參考答案：union all將兩次或多次查詢的結(jié)果合并,。

left join從左表那里返回所有的行，即使在右表中沒有匹配的行,。(這兩個能記住，mysql也比較熟了)

優(yōu)化有什么方法,？

參考答案：簡單點的就是程序員寫高質(zhì)量的sql語句，數(shù)據(jù)庫設計優(yōu)秀,，按需要建立索引（重點）。深入點的,，優(yōu)化mysql配置。

5.一個表中的id有多個記錄,，把所有這個id的記錄查出來，并顯示共有多少條記錄數(shù),，用sql語句及視圖,、存儲過程分別實現(xiàn),。

create procedure proc_countnum(in columnid int,out rowsno int)begin select count(*)into rowsno from member where member_id=columnid;end call proc_countnum(1,@no);select @no;方法：視圖：

create view v_countnum as select member_id,count(*)as countnum from member group by member_id select countnum from v_countnum where member_id=1

6.請舉例說明在你的開發(fā)過程中用什么方法來加快頁面的加載速度

參考答案：自由發(fā)揮題,，言之有理即可（如：要用到服務器資源時才打開，及時關閉服務器資源,，數(shù)據(jù)庫添加索引，頁面可生成靜態(tài),，圖片等大文件單獨服務器。使用代碼優(yōu)化工具）,。

7.對于大流量的網(wǎng)站，您采用什么樣的方法來解決訪問量問題? 參考答案：確認服務器硬件是否足夠支持當前的流量,數(shù)據(jù)庫讀寫分離,優(yōu)化數(shù)據(jù)表,控制大文件的下載,使用不同主機分流主要流量確認服務器硬件是否足夠支持當前的流量,數(shù)據(jù)庫讀寫分離,優(yōu)化數(shù)據(jù)表,程序功能規(guī)則,禁止外部的盜鏈,控制大文件的下載,使用不同主機分流主要流量,。

fpga選擇題及答案篇四

助理、秘書筆試試題及答案

一,、單項選擇題

一般智力測驗（1～5題）

1．3、5,、9、17,、（b）

a．29b．33c．30d．40

2．現(xiàn)有37名人員需要渡河，只有一只小船,，每船每次只能載5人，請問需要（c）次才能渡完

a．7b．8c．9d．10

3．如果4個礦泉水空瓶可以換一瓶礦泉水,，現(xiàn)有15個礦泉水空瓶，不交錢最多可以換礦泉水（c）,。

a．3瓶b．4瓶c．5瓶d．6瓶

4．甲乙丙丁4個小孩在外面玩耍，其中一個小孩不小心打碎了鄰居家的一塊玻璃，鄰居家的主人過來,，想問問是誰打破的玻璃。

甲：“是丙打碎的,?！?/p>

乙：“不是我打碎的?！?/p>

丙：“甲在說謊?！?/p>

丁：“是甲打碎的,。”

他們4個人中只有一個人說的是真話,，其余三個都是假話。

請問：是誰打碎的玻璃（b）

a．甲b．乙c．丙d．丁

5．甲,、乙,、丙三人買書共花費96元錢，已知丙比甲多花16元,，乙比甲多花8元,，則甲、乙、丙三人所花的錢的比是（d）,。

a．3：5：4b．4：5：6c．2：3：4d．3：4：5

語言理解能力（6～11題）

6．隨著工業(yè)的發(fā)展和人口的增長,，排放的廢污水量也相應地（a）增加，從而導致了許多江,、河、湖,、海及地下水受到嚴重污染,。

a．迅猛b．急劇c．迅速d．劇烈

7．他對武俠小說的（d），使他不再專心學習,，以至于學習成績出現(xiàn)很大的退步。

a．熱愛b．愛好c．癡迷d．迷戀

8．下面4句話中,，有歧義的一句是（d）

a．天橋拐角處坐著一位老人，盤腿而坐,，吹著一個小口風琴

b．他仿佛看見父親發(fā)怒的眼睛責備地望著他

c．他對你說的一番話，我看你一句都沒聽進去

d．我已經(jīng)和你父親說好了,，周末咱們一塊去

9．甲比乙大，乙小于丙,，則可推斷出（c）

a．甲大于丙b． 甲小于丙c．無法確定甲與丙的大小d．以上說法均不正確

10．小林認為自己的領導從來不會認為他在日常工作中不是一個兢兢業(yè)業(yè)的員工,。

請問：小林的領導認為小林是不是一個兢兢業(yè)業(yè)的員工（b）

a．不是b．是c．沒表明態(tài)度d．不太好說

專業(yè)知識測試（12～24題）

11．秘書人員要具有（a）的美德

a．謙虛謹慎b．惟命是從c．謹小慎微d．察言觀色

12．各行各業(yè)都有自己的職業(yè)道德,，秘書人員也須加強職業(yè)道德修養(yǎng)，其中很重要的一條是不可（c）

a．有自己的想法和創(chuàng)新b．更多地考慮自己的私人利益

c．假借上級的名義以權謀私d．做好自己分內(nèi)的事情,，對公司的其他事情漠不關心

13．做會議記錄時，除了要把可有可無或重復的語句刪去,，還要盡可能做到既注重精，又注重詳,，則需采用（b）記錄法

a．綱要b．精詳c．精要d．補充

14．“人定一”（人定勝天）采用了漢字速記中的（a）略寫法。

a．成語b．熟知c．詞組ｄ．多音節(jié)詞

15．秘書人員不準向客人索要禮品,，如對方主動贈送應婉言謝絕，無法謝絕的應該（b）

a．收下歸自己所有b．收下后上交公司c．及時匯報d．先收下,，后退回

16．秘書接待工作的3項主要任務分別是：安排好來賓的工作事宜,、接待工作和

（d）

a．學習b．參觀訪問c．培訓活動d．業(yè)余文化娛樂活動

17．在接待工作中，最常使用的接待規(guī)格是（c）,。

a．高格接待b．低格接待c．對等接待ｄ．參照以往的接待規(guī)格而定

18．對檔案存放進行管理和維護檔案完整與安全的活動屬于檔案（b）

a．整理工作b．保管工作c．統(tǒng)計工作d．分析工作

19．檔案部門的檢索工具，按照編制的方法,，其中之一是（b）

a．人名索引b．指南c．全宗指南d．案卷目錄

20．立卷類目是（c）

a．案卷名冊b．移交目錄c．案卷目錄d．分類歸卷方案

21．根據(jù)有關規(guī)定,，我國檔案保管期限的檔次分為（b）

a．永久、定期b．永久,、長期、短期

c．永久,、長期、短期,、不歸檔d．永久、長期,、短期、不移交

22．標引一份公文文稿,，首先是從（c）開始

a．分析主題b．查表選詞c．審計文稿d．概念組配

23．多級上行文（d）

a．在少數(shù)特殊情況下才可以采用b．是上行文最基本的行文方式

c．是上行文一般使用的行文方式d．只有在少數(shù)十分特殊的必要情況下才可以采用

24．通用文書中指揮性文書有（a）

a．命令,、指示,、決定,、條例等b．命令、指示,、決定、批復等

c．命令,、指示、決定,、規(guī)定等d．命令、批示,、決定、辦法等

二,、多項選擇題

主要用于考察對專業(yè)知識的掌握程度

1．接待工作中的握手禮儀要求（abcd）

a．距離受禮者約一步，上身略向前傾b．四指并攏,，拇指張向受禮者

c．兩足立正，伸出右手d．由年長者,、身份地位高者、女性先伸手

2．文檔檢索的方法主要有（abcd）

a．按事件主題檢索法b．按部門機構檢索法

c．地區(qū)檢索法d．時間檢索法

3．對一般秘書部門而言,，保密工作的主要內(nèi)容包括（abc）

a．文件保密b．會議保密c．一般工作保密d．來訪保密

4．為安排好領導的參觀活動，應做好（abc）準備

a．物質(zhì)b．思想c．資料d．保健

5．會議的名稱可以由以下幾個部分構成（abc）

a．主辦單位的名稱b．會議的主題c．內(nèi)容及會議的性質(zhì)d．會議的范圍

三,、簡答題

1．您認為秘書人員的主要工作職責是什么？如果您現(xiàn)在已經(jīng)成功地得到這個職位,，您打算如何做好自己的本職工作,？

主要要點：計劃分析能力

言語表達能力

2．您認為一個合格的秘書應該具備哪些素質(zhì)？

主要要點：對基本知識的掌握程度

3．您工作表現(xiàn)很好,，也因此得到了領導的賞識，但卻遭到了同事的異議,，在這種情況下，您怎么解決這一問題,？

主要要點：應聘者的人際溝通能力

4．在工作中，如果領導交給您一項工作,，而您知道那是錯誤的，此時,，您打算怎么辦？

主要要點：解決問題的能力

綜合素質(zhì)

四,、寫作

即將到年底，公司召開年會,，現(xiàn)總經(jīng)理讓您寫一份年會發(fā)言稿，字數(shù)要求：500～800字,。

主要要點：公文寫作能力

fpga選擇題及答案篇五

行政文員筆試題

一、請寫出企業(yè)常用的公文文種,？（5分）

答：（考察對公文的一般理解）

一般企業(yè)公文有通知、請示,、會議紀要、函（邀請函,、復函）、總結(jié),、報告。

二,、就你的理解行政工作應包括哪些內(nèi)容,？如何才能做好這項工作,？（10分）

答：（考察行政工作的整體感覺）

1、日常事務工作（會議,、人員接待、電話接待,、采購、發(fā)放辦公用品）,，檔案合同工作。

2,、擬定相關公文；協(xié)助直屬領導策劃員工活動及組織會議,、活動；

3,、協(xié)助直屬領導企業(yè)文化建設，草擬,、修改相關制度；

4,、公司辦公場地綠化,；辦公場地清潔,、環(huán)境維護,。

5、勞動紀律監(jiān)督,、行政費用統(tǒng)計及核算。

6,、后勤支持性服務（辦公設備維修維護,、名片印制,、定餐等）

7,、有關政府政策及信息、行業(yè)信息的收集,。

三、公司老總在例會說：“上個月公司的電費開支很大,，有一些浪費，大家要注意一下,。”你對此種情形如何辦理,？（10分）

答：（考察工作的主動性及細致程度）

四,、從行政方面控制公司日常的成本，你覺得從哪幾個方面入手,？（10分）

答：控制公司日常成本,，應從以下幾方面入手：

1,、復印,、打印控制,。

2,、辦公用品購買成本控制。

3,、辦公用品領用控制。

4,、辦公用品使用情況控制。

5,、水電費用控制。

6,、辦公電話費用控制。

7,、會議和活動組織成本控制。

8,、定期向公司全體成員宣傳節(jié)約意識。

五,、公司的上級主管于明天到公司考察參觀，你覺得需要做哪些方面的準備工作,。（15分）

答：應做好以下工作：

1、住宿,、行程安排。

2,、工作匯報資料收集。

3,、工作會議安排。

4,、陪同參觀人員安排

六、辦公軟件操作,。（50分）

（1）以中秋活動內(nèi)容作一份word版通知，同時用ppt格式制作一份簡單的策劃方案,。（25分）

答：策劃方案由行政助理草擬,。

1,、說明這次活動的目的；

2,、落實活動時間、地點,，主要與直屬領導協(xié)商確定；

3,、確定參加人員；

4,、落實活動主持，與領導協(xié)商確定,；

5、確定活動行程,，與領導協(xié)商確定。其它,，場地布置，服務,。

（2）在《員工花名冊》中增加 一欄“工齡”,，同時篩選出入職滿一年的員工檔案信息,，并將工齡填上。分部門匯總工資總額,。（25分）