范文為教學(xué)中作為模范的文章,，也常常用來指寫作的模板。常常用于文秘寫作的參考,，也可以作為演講材料編寫前的參考,。范文書寫有哪些要求呢,？我們怎樣才能寫好一篇范文呢,？以下是小編為大家收集的優(yōu)秀范文，歡迎大家分享閱讀,。

eda實(shí)訓(xùn)心得篇一

專業(yè):通信技術(shù)

姓名:焦亞鋒 學(xué)號:200925101

1eda技術(shù)學(xué)習(xí)心得

本學(xué)期對eda技術(shù)的學(xué)習(xí)為我的專業(yè)知識學(xué)習(xí)打開了一個全新的窗口——微電子技術(shù)領(lǐng)域,。對eda技術(shù)，我更是有了全新的認(rèn)識,。

微電子技術(shù)的進(jìn)步主要表現(xiàn)在大規(guī)模集成電路加工技術(shù)即半導(dǎo)體工藝技術(shù)的發(fā)展上,，使得表征半導(dǎo)體工藝水平的線寬已經(jīng)達(dá)到了納米級。所以,，集成電路設(shè)計(jì)正在不斷地向超大規(guī)模,、極低功耗和超高速的方向發(fā)展。

而現(xiàn)代電子設(shè)計(jì)技術(shù)的核心已日趨轉(zhuǎn)向基于計(jì)算機(jī)的電子設(shè)計(jì)自動化技術(shù),，即eda技術(shù),。eda技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在eda工具軟件平臺上,，對以硬件描述語言hdl為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件,，自動地完成邏輯編譯、化簡,、分割,、綜合、布局布線以及邏輯優(yōu)化和仿真測試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能,。eda技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件的方式,，即利用硬件描述語言和eda軟件來完成對系統(tǒng)硬件功能的實(shí)現(xiàn)，這是電子設(shè)計(jì)技術(shù)的一個巨大進(jìn)步,。

eda技術(shù)在進(jìn)入21世紀(jì)后,，得到了更大的發(fā)展。嵌入式處理器軟核的成熟,，使得sopc步入大規(guī)模應(yīng)用階段,。電子技術(shù)領(lǐng)域全方位融入eda技術(shù)，除了日益成熟的數(shù)字技術(shù)外,，傳統(tǒng)的電路系統(tǒng)設(shè)計(jì)建模理念發(fā)生了重大的變化,。同時，eda使得電子領(lǐng)域各學(xué)科的界限更加模糊,，更加互為包容。這些都利于設(shè)計(jì)人員利用eda技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì),，如全定制或半定制asic設(shè)計(jì),，fpga/cpld開發(fā)應(yīng)用和印制電路板。

從eda技術(shù)的特點(diǎn)不難看出,，相比于傳統(tǒng)的數(shù)字電子系統(tǒng)或ic設(shè)計(jì),，eda技術(shù)擁有獨(dú)特的優(yōu)勢。在傳統(tǒng)的數(shù)字電子系統(tǒng)或ic設(shè)計(jì)中,，手工設(shè)計(jì)占了較大的比例,。因此，也存在很多缺點(diǎn),。例如：復(fù)雜電路的設(shè)計(jì),、調(diào)試十分困難；由于無法進(jìn)行硬件系統(tǒng)仿真,，如果某一過程存在錯誤,，查找和修改十分不便；設(shè)計(jì)過程中產(chǎn)生大量文檔,，不易管理,；可移植性差等。相比之下,，eda技術(shù)有很大不同,。它運(yùn)用hdl對數(shù)字系統(tǒng)進(jìn)行抽象的行為與功能描述到具體的內(nèi)部線路結(jié)構(gòu)描述，從而可以在電子設(shè)計(jì)的各個階段,、各個層次進(jìn)行計(jì)算機(jī)模擬驗(yàn)證,，保證設(shè)計(jì)過程的正確性，可以大大降低設(shè)計(jì)成本,，縮短設(shè)計(jì)周期,。由于有各類庫的支持,，能夠完成各種自動設(shè)計(jì)過程。它極大地簡化了設(shè)計(jì)文檔的管理,，邏輯設(shè)計(jì)仿真測試技術(shù)也日益強(qiáng)大,。

vhdl在現(xiàn)在的eda設(shè)計(jì)中使用最多，也擁有幾乎所有主流eda工具的支持,。vhdl作為一個規(guī)范語言和建模語言,，不僅可以作為系統(tǒng)模擬的建模工具，而且可以作為電路系統(tǒng)的設(shè)計(jì)工具,，可以利用軟件工具將vhdl源碼自動地轉(zhuǎn)化為文本方式表達(dá)的基本邏輯元件連接圖,，即網(wǎng)表文件。這種方法顯然對于電路自動設(shè)計(jì)是一個極大的推進(jìn),。它具有很強(qiáng)的電路描述和建模能力,，能從多個層次對數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡化了硬件設(shè)計(jì)任務(wù),，提高了設(shè)計(jì)效率和可靠性,。eda技術(shù)良好的可移植性與可

測試性，將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計(jì)方案中,。它不但在整個設(shè)計(jì)流程上充分利用計(jì)算機(jī)的自動設(shè)計(jì)能力,、在各個設(shè)計(jì)層次上利用計(jì)算機(jī)完成不同內(nèi)容的仿真模擬，而且在系統(tǒng)板設(shè)計(jì)結(jié)束后仍可利用計(jì)算機(jī)對硬件系統(tǒng)進(jìn)行完整的測試,。

書中通過大量的圖示對pld硬件特性與編程技術(shù)進(jìn)行了形象的講解,，不僅融合了之前學(xué)習(xí)的關(guān)于電路設(shè)計(jì)的知識還將eda的技術(shù)加入其中。對vhdl語言的詳盡講解更是讓我深刻理解了vhdl語言的編程原理,。由于本門課程是一門硬件學(xué)習(xí)課程,，所以實(shí)驗(yàn)必不可少。通過課程最后實(shí)驗(yàn),，我體會一些vhdl語言相對于其他編程語言的特點(diǎn),。

相對于其它計(jì)算機(jī)語言的學(xué)習(xí)，如c 或匯編語言,，vhdl 具有明顯的特點(diǎn),。這不僅僅是由于vhdl 作為一種硬件描述語言的學(xué)習(xí)需要了解較多的數(shù)字邏輯方面的硬件電路知識，包括目標(biāo)芯片基本結(jié)構(gòu)方面的知識更重要的是由于vhdl 描述的對象始終是客觀的電路系統(tǒng),。由于電路系統(tǒng)內(nèi)部的子系統(tǒng)乃至部分元器件的工作狀態(tài)和工作方式可以是相互獨(dú)立,、互不相關(guān)的，也可以是互為因果的,。這表明,，在任一時刻，電路系統(tǒng)可以有許多相關(guān)和不相關(guān)的事件同時并行發(fā)生。例如可以在多個獨(dú)立的模塊中同時入行不同方式的數(shù)據(jù)交換和控制信號傳輸,，這種并行工作方式是任何一種基于cpu 的軟件程序語言所無法描繪和實(shí)現(xiàn)的,。傳統(tǒng)的軟件編程語言只能根據(jù)cpu 的工作方式，以排隊(duì)式指令的形式來對特定的事件和信息進(jìn)行控制或接收,。在cpu 工作的任一時間段內(nèi)只能完成一種操作,。因此，任何復(fù)雜的程序在一個單cpu 的計(jì)算機(jī)中的運(yùn)行,，永遠(yuǎn)是單向和一維的,。因而程序設(shè)計(jì)者也幾乎只需以一維的思維模式就可以編程和工作了。

vhdl 雖然也含有類似于軟件編程語言的順序描述語句結(jié)構(gòu),，但其工作方式是完全不同的,。軟件語言的語句是根據(jù)cpu 的順序控制信號，按時鐘節(jié)拍對應(yīng)的指令周期節(jié)拍逐條運(yùn)行的,，每運(yùn)行一條指令都有確定的執(zhí)行周期,。但vhdl 則不同，從表面上觀,，vhdl 的順序語句與軟件語句有相同的行為描述方式,，但在標(biāo)準(zhǔn)的仿真執(zhí)行中有很大的區(qū)別。vhdl 的語言描述只是綜合器賴以構(gòu)成硬件結(jié)構(gòu)的一種依據(jù),，但進(jìn)程語句結(jié)構(gòu)中的順序語句的執(zhí)行方式?jīng)Q非是按時鐘節(jié)拍運(yùn)行的。實(shí)際情況是其中的每一條語句的執(zhí)行時間幾乎是0（但該語句的運(yùn)行時間卻不一定為0）,即1000 條順序語句與10 條順序語句的執(zhí)行時間是相同的,。在此,，語句的運(yùn)行和執(zhí)行具有不同的概念（在軟件語言中,它們的概念是相同）,的執(zhí)行是指啟動一條語句,允許它運(yùn)行一次,而運(yùn)行就是指該語句完成其設(shè)定的功能。

通過實(shí)驗(yàn),，我認(rèn)識到理論要與實(shí)際結(jié)合,，培養(yǎng)動手動腦能力的重要性，做事情要抱著一絲不茍的態(tài)度,，這樣才能做好事情,。同時也入一步了解到eda的強(qiáng)大之處，硬

件電路的優(yōu)秀的地方,，對硬件方面更感興趣了,。這門課程的學(xué)習(xí)，為我以后的專業(yè)知識的學(xué)習(xí)打下了良好的基礎(chǔ),。

eda實(shí)訓(xùn)心得篇二

eda

專業(yè);姓名,；學(xué)號；學(xué)習(xí)心 得

劉華

201530220109

電氣自動化技術(shù)

本學(xué)期對eda技術(shù)的學(xué)習(xí)為我的專業(yè)知識學(xué)習(xí)打開了一個全新的窗口——微電子技術(shù)領(lǐng)域,。對eda技術(shù),，我更是有了全新的認(rèn)識。

微電子技術(shù)的進(jìn)步主要表現(xiàn)在大規(guī)模集成電路加工技術(shù)即半導(dǎo)體工藝技術(shù)的發(fā)展上，使得表征半導(dǎo)體工藝水平的線寬已經(jīng)達(dá)到了納米級,。所以,，集成電路設(shè)計(jì)正在不斷地向超大規(guī)模、極低功耗和超高速的方向發(fā)展,。

而現(xiàn)代電子設(shè)計(jì)技術(shù)的核心已日趨轉(zhuǎn)向基于計(jì)算機(jī)的電子設(shè)計(jì)自動化技術(shù),，即eda技術(shù)。eda技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī),，在eda工具軟件平臺上,，對以硬件描述語言hdl為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動地完成邏輯編譯,、化簡,、分割、綜合,、布局布線以及邏輯優(yōu)化和仿真測試,，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。eda技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件的方式,，即利用硬件描述語言和eda軟件來完成對系統(tǒng)硬件功能的實(shí)現(xiàn),，這是電子設(shè)計(jì)技術(shù)的一個巨大進(jìn)步。eda技術(shù)在進(jìn)入21世紀(jì)后,，得到了更大的發(fā)展,。嵌入式處理器軟核的成熟，使得sopc步入大規(guī)模應(yīng)用階段,。電子技術(shù)領(lǐng)域全方位融入eda技術(shù)，除了日益成熟的數(shù)字技術(shù)外,，傳統(tǒng)的電路系統(tǒng)設(shè)計(jì)建模理念發(fā)生了重大的變化,。同時，eda使得電子領(lǐng)域各學(xué)科的界限更加模糊,，更加互為包容,。這些都利于設(shè)計(jì)人員利用eda技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)，如全定制或半定制asic設(shè)計(jì),，fpga/cpld開發(fā)應(yīng)用和印制電路板 從eda技術(shù)的特點(diǎn)不難看出,，相比于傳統(tǒng)的數(shù)字電子系統(tǒng)或ic設(shè)計(jì)，eda技術(shù)擁有獨(dú)特的優(yōu)勢,。在傳統(tǒng)的數(shù)字電子系統(tǒng)或ic設(shè)計(jì)中,，手工設(shè)計(jì)占了較大的比例。因此,，也存在很多缺點(diǎn),。例如：復(fù)雜電路的設(shè)計(jì),、調(diào)試十分困難；由于無法進(jìn)行硬件系統(tǒng)仿真,，如果某一過程存在錯誤,，查找和修改十分不便；設(shè)計(jì)過程中產(chǎn)生大量文檔,，不易管理,；可移植性差等。相比之下,，eda技術(shù)有很大不同,。它運(yùn)用hdl對數(shù)字系統(tǒng)進(jìn)行抽象的行為與功能描述到具體的內(nèi)部線路結(jié)構(gòu)描述，從而可以在電子設(shè)計(jì)的各個階段,、各個層次進(jìn)行計(jì)算機(jī)模擬驗(yàn)證,，保證設(shè)計(jì)過程的正確性，可以大大降低設(shè)計(jì)成本,，縮短設(shè)計(jì)周期,。由于有各類庫的支持，能夠完成各種自動設(shè)計(jì)過程,。它極大地簡化了設(shè)計(jì)文檔的管理,，邏輯設(shè)計(jì)仿真測試技術(shù)也日益強(qiáng)大。vhdl在現(xiàn)在的eda設(shè)計(jì)中使用最多,，也擁有幾乎所有主流eda工具的支持,。vhdl作為一個規(guī)范語言和建模語言，不僅可以作為系統(tǒng)模擬的建模工具,，而且可以作為電路系統(tǒng)的設(shè)計(jì)工具,，可以利用軟件工具將vhdl源碼自動地轉(zhuǎn)化為文本方式表達(dá)的基本邏輯元件連接圖，即網(wǎng)表文件,。這種方法顯然對于電路自動設(shè)計(jì)是一個極大的推進(jìn),。它具有很強(qiáng)的電路描述和建模能力,，能從多個層次對數(shù)字系統(tǒng)進(jìn)行建模和描述,，從而大大簡化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性,。eda技術(shù)良好的可移植性與可 測試性,，將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計(jì)方案中。它不但在整個設(shè)計(jì)流程上充分利用計(jì)算機(jī)的自動設(shè)計(jì)能力,、在各個設(shè)計(jì)層次上利用計(jì)算機(jī)完成不同內(nèi)容的仿真模擬,，而且在系統(tǒng)板設(shè)計(jì)結(jié)束后仍可利用計(jì)算機(jī)對硬件系統(tǒng)進(jìn)行完整的測試

書中通過大量的圖示對pld硬件特性與編程技術(shù)進(jìn)行了形象的講解，不僅融合了之前學(xué)習(xí)的關(guān)于電路設(shè)計(jì)的知識還將eda的技術(shù)加入其中,。對vhdl語言的詳盡講解更是讓我深刻理解了vhdl語言的編程原理,。由于本門課程是一門硬件學(xué)習(xí)課程,，所以實(shí)驗(yàn)必不可少。通過課程最后實(shí)驗(yàn),，我體會一些vhdl語言相對于其他編程語言的特點(diǎn),。

相對于其它計(jì)算機(jī)語言的學(xué)習(xí)，如c 或匯編語言,，vhdl 具有明顯的特點(diǎn),。這不僅僅是由于vhdl 作為一種硬件描述語言的學(xué)習(xí)需要了解較多的數(shù)字邏輯方面的硬件電路知識，包括目標(biāo)芯片基本結(jié)構(gòu)方面的知識更重要的是由于vhdl 描述的對象始終是客觀的電路系統(tǒng),。由于電路系統(tǒng)內(nèi)部的子系統(tǒng)乃至部分元器件的工作狀態(tài)和工作方式可以是相互獨(dú)立,、互不相關(guān)的，也可以是互為因果的,。這表明,，在任一時刻，電路系統(tǒng)可以有許多相關(guān)和不相關(guān)的事件同時并行發(fā)生,。例如可以在多個獨(dú)立的模塊中同時入行不同方式的數(shù)據(jù)交換和控制信號傳輸,，這種并行工作方式是任何一種基于cpu 的軟件程序語言所無法描繪和實(shí)現(xiàn)的。傳統(tǒng)的軟件編程語言只能根據(jù)cpu 的工作方式,，以排隊(duì)式指令的形式來對特定的事件和信息進(jìn)行控制或接收,。在cpu 工作的任一時間段內(nèi)只能完成一種操作。因此,，任何復(fù)雜的程序在一個單cpu 的計(jì)算機(jī)中的運(yùn)行,，永遠(yuǎn)是單向和一維的。因而程序設(shè)計(jì)者也幾乎只需以一維的思維模式就可以編程和工作了,。

vhdl 雖然也含有類似于軟件編程語言的順序描述語句結(jié)構(gòu),，但其工作方式是完全不同的。軟件語言的語句是根據(jù)cpu 的順序控制信號,，按時鐘節(jié)拍對應(yīng)的指令周期節(jié)拍逐條運(yùn)行的,，每運(yùn)行一條指令都有確定的執(zhí)行周期。但vhdl 則不同,，從表面上觀,，vhdl 的順序語句與軟件語句有相同的行為描述方式，但在標(biāo)準(zhǔn)的仿真執(zhí)行中有很大的區(qū)別,。vhdl 的語言描述只是綜合器賴以構(gòu)成硬件結(jié)構(gòu)的一種依據(jù),，但進(jìn)程語句結(jié)構(gòu)中的順序語句的執(zhí)行方式?jīng)Q非是按時鐘節(jié)拍運(yùn)行的。實(shí)際情況是其中的每一條語句的執(zhí)行時間幾乎是0（但該語句的運(yùn)行時間卻不一定為0）,即1000 條順序語句與10 條順序語句的執(zhí)行時間是相同的,。在此,，語句的運(yùn)行和執(zhí)行具有不同的概念（在軟件語言中,它們的概念是相同）,的執(zhí)行是指啟動一條語句,允許它運(yùn)行一次,而運(yùn)行就是指該語句完成其設(shè)定的功能。通過實(shí)驗(yàn),，我認(rèn)識到理論要與實(shí)際結(jié)合,，培養(yǎng)動手動腦能力的重要性,，做事情要抱著一絲不茍的態(tài)度，這樣才能做好事情,。同時也入一步了解到eda的強(qiáng)大之處,，硬件電路的優(yōu)秀的地方，對硬件方面更感興趣了,。這門課程的學(xué)習(xí),，為我以后的專業(yè)知識的學(xué)習(xí)打下了良好的基礎(chǔ)。

eda實(shí)訓(xùn)心得篇三

eda 學(xué)習(xí)心得

姓名：賀鑫

學(xué)號：20081001164 班號：072085-10 在本學(xué)期短短5周的eda學(xué)習(xí)中,，我初步對這一新的領(lǐng)域有了一個較為系統(tǒng)的理解,，也為我的專業(yè)學(xué)習(xí)打開了一個新的思路，那就是電子設(shè)計(jì)自動化（eda）技術(shù),。

首先,，通過對這門課程相關(guān)理論的學(xué)習(xí)，我掌握了eda的一些基本的的知識,，現(xiàn)代電子產(chǎn)品的性能越來越高,，復(fù)雜度越來越大，更新步伐也越來越快,。實(shí)現(xiàn)這種進(jìn)步的主要原因就是微電子技術(shù)和電子技術(shù)的發(fā)展,。前者以微細(xì)加工技術(shù)為代表，目前已進(jìn)入超深亞微米階段,，可以在幾平方厘米的芯片上集成幾千萬個晶體管,；后者的核心就是電子設(shè)計(jì)自動化eda（electronic design automatic）技術(shù)。

eda是指以計(jì)算機(jī)為工作平臺,，融合了應(yīng)用電子技術(shù),、計(jì)算機(jī)技術(shù)、智能化技術(shù)的最新成果而開發(fā)出的電子cad通用軟件包,，它根據(jù)硬件描述語言hdl完成的設(shè)計(jì)文件,，自動完成邏輯編譯、化簡,、分割,、綜合、優(yōu)化,、布局布線及仿真,，直至完成對于特定目標(biāo)芯片的適配編譯,、邏輯映射和編程下載等工作,。

eda技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性,，減輕了設(shè)計(jì)者的勞動強(qiáng)度,。

其次,，通過對課程的實(shí)驗(yàn)的學(xué)習(xí)，我對eda的學(xué)習(xí)和理解有了更深刻的認(rèn)識和體會,。我們團(tuán)隊(duì)共四個人,，做的是兩層電梯控制器，作為這個實(shí)驗(yàn)的一員與負(fù)責(zé)人,，我感到很有壓力,。因?yàn)橹粚φn本知識的學(xué)習(xí)，我對實(shí)驗(yàn)做成功的把握不是很大,。因?yàn)槲覀兪菣C(jī)械專業(yè),，學(xué)習(xí)電的知識也主要是通過大二學(xué)的《電工學(xué)》，因此只能對數(shù)字邏輯與數(shù)字電路有初步的了解,，而eda是在數(shù)字電路發(fā)展到一定階段的產(chǎn)物,，因此學(xué)習(xí)起來也很費(fèi)力。

然而,，在我們團(tuán)隊(duì)的共同努力下,，我們最終成功地完成了這個實(shí)驗(yàn)，包括時序仿真和硬件測試仿真,，都取得了非常成功地效果,。

在上實(shí)驗(yàn)課的時候，那個周六下午,，整個實(shí)驗(yàn)室只有那寥寥幾人,，我很慶幸我是其中的一人，因?yàn)樵谀抢镂覍W(xué)習(xí)到了很多,，我完成了上次實(shí)驗(yàn)沒有完成的掃描顯示的實(shí)驗(yàn),，也完成了步進(jìn)電機(jī)控制器的實(shí)驗(yàn)，還在老師的指導(dǎo)下完成了梁祝音樂演示實(shí)驗(yàn),，最后在晚上我也去了實(shí)驗(yàn)室,，和我們團(tuán)隊(duì)成員開始進(jìn)行兩層電梯控制器的設(shè)計(jì)，通過一個晚上的努力,，我們最終把它給調(diào)試了出來,。

通過實(shí)驗(yàn)，我激發(fā)了eda學(xué)習(xí)的興趣,，也對這門課程有了更深的理解,，對eda設(shè)計(jì)軟件quarter ⅱ的使用也更加熟練。老師給我們的材料中,，用的是gal器件,，我們最終用的是fpga器件，也就是ep1k10tc100—3芯片,，我們分析了電梯在整個運(yùn)行過程中的狀態(tài),，并參考資料寫出了狀態(tài)圖,，然后根據(jù)狀態(tài)圖用有限狀態(tài)機(jī)來實(shí)現(xiàn)了各個狀態(tài)之間的轉(zhuǎn)換，進(jìn)而實(shí)現(xiàn)了對電梯的控制,。

在設(shè)計(jì)過程中,，我們遇到了很多困難，尤其是在電梯開門于關(guān)門那個自動控制方面,，起初我想用一個延遲信號賦值語句解決這個問題,，但是由于這個延遲在綜合器里面不能得到體現(xiàn)，綜合器在綜合是會忽略after之后的延遲,，因此我該用了一個計(jì)數(shù)器溢出的底層元件,。通過元件例化語句實(shí)現(xiàn)在頂層文件中對其的調(diào)用。

在完成vhdl的編輯以后,，進(jìn)行編譯,，結(jié)果出現(xiàn)了很多錯誤，在我們細(xì)心的檢查和排

查之下,，最終將vhdl描述修改成功并且通過了編譯,。在編譯過程中我了解到很多在書本上沒有理解的知識。比如信號不能在多個并行進(jìn)程中賦值,，順序語句必須在進(jìn)程中才能描述等等,。在時序仿真這一塊我們也遇到了問題，起初我們沒有考慮到信號賦值的延遲,，也沒有考慮到仿真延遲δ,，取時鐘周期為默認(rèn)值10ns，這樣仿真得到的結(jié)果就與預(yù)期的結(jié)果不符合,，找到問題后我們采用了1us的始終周期,，最終得到了想要的波形。

對這門課程的最大收獲除了學(xué)習(xí)到了知識以外,，更重要的是讓我明白了一個道理：只要全身心的投入到一件事中,，并且要有持之以恒的決心，就一定會有收獲,。有的人覺得自己做不出來,，就網(wǎng)上搜一個了事，但是,，放棄一次黑暗中摸索的經(jīng)歷,，就放棄了一次成長的機(jī)會！如果你付出了,，沒有收獲,。那只能說，是付出的還不夠多。

我想我對eda的學(xué)習(xí)只能算是個入門,，這個領(lǐng)域的發(fā)展空間非常大，應(yīng)用范圍也非常廣泛,，而且我相信在將來還會有更加廣闊的應(yīng)用前景,。因此在以后的學(xué)習(xí)過程中，我不能因?yàn)檎n程學(xué)習(xí)的結(jié)束而結(jié)束了我對這個領(lǐng)域的探索,，相反我會更加努力的去學(xué)習(xí)它,。感謝老師孜孜不倦的教誨，讓我不僅學(xué)到了知識,，也學(xué)到了做人做事的一些道理,，為我提供了很多幫助。在接下來的學(xué)習(xí)生涯中,，我會繼續(xù)努力,，努力扎實(shí)地學(xué)習(xí)專業(yè)知識，實(shí)現(xiàn)自己的理想,。

eda實(shí)訓(xùn)心得篇四

現(xiàn)代eda技術(shù)及其發(fā)展

引言

隨著大規(guī)模集成電路技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展,在涉及通信,、國防、航天,、醫(yī)學(xué),、工業(yè)自動化、計(jì)算機(jī)應(yīng)用,、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計(jì)工作中,eda技術(shù)的含量正以驚人的速度上升;電子類的高新技術(shù)項(xiàng)目的開發(fā)也逾益依賴于eda技術(shù)的應(yīng)用,。即使是普通的電子產(chǎn)品的開發(fā),eda技術(shù)常常使一些原來的技術(shù)瓶頸得以輕松突破,從而使產(chǎn)品的開發(fā)周期大為縮短、性能價格比大幅提高,。不言而喻,eda技術(shù)將迅速成為電子設(shè)計(jì)領(lǐng)域中的極其重要的組成部分,。

eda技 術(shù)

即電子設(shè)計(jì)自動(electronic designautomation)技術(shù),以大規(guī)模可編程邏輯器件為設(shè)計(jì)載體,以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式,以計(jì)算機(jī),、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具,通過有關(guān)的開發(fā)軟件,自動完成用軟件的方式設(shè)計(jì)電子系統(tǒng)到硬件系統(tǒng)的一門技術(shù)。eda技術(shù)是一種實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動化設(shè)計(jì)的技術(shù),與電子技術(shù),、微電子技術(shù)的發(fā)展密切相關(guān),。同時它吸收了計(jì)算機(jī)科學(xué)領(lǐng)域的大多數(shù)最新研究成果,以計(jì)算機(jī)作為基本工作平臺,利用計(jì)算機(jī)圖形學(xué)、拓?fù)溥壿媽W(xué),、計(jì)算數(shù)學(xué)以至人工智能學(xué)等多種計(jì)算機(jī)應(yīng)用學(xué)科的最新成果而開發(fā)出來的一整套電子cad通用軟件工具,是一種幫助電子設(shè)計(jì)工程師從事電子組件產(chǎn)品和系統(tǒng)設(shè)計(jì)的綜合技術(shù),。eda技術(shù)的出現(xiàn),為電子系統(tǒng)設(shè)計(jì)帶來了一場革命性的變化。沒有eda技術(shù)的支持,想要完成上述超大規(guī)模集成電路的設(shè)計(jì)制造是不可想象的,。

eda技術(shù)的主要內(nèi)容

eda技術(shù)涉及面很廣,內(nèi)容豐富,從教學(xué)和實(shí)用的角度看,主要應(yīng)掌握如下四個方面的內(nèi)容:1)大規(guī)?？删幊踢壿嬈骷?2)硬件描述語言;3)軟件開發(fā)工具;4)實(shí)驗(yàn)開發(fā)系統(tǒng)。其中,大規(guī)模可編程邏輯器件是利用eda技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體,硬件描述語言是利用eda技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段,軟件開發(fā)工具是利用eda技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動設(shè)計(jì)工具,實(shí)驗(yàn)開發(fā)系統(tǒng)則是利用eda

技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具及硬件驗(yàn)證工具,。大規(guī)?？删幊踢壿嬈骷ld(programmable logic device,可編程邏輯器件)是一種由用戶編程以實(shí)現(xiàn)某種邏輯功能的新型邏輯器件。fpga和cpld分別是現(xiàn)場可編程門陣列和復(fù)雜可編程邏輯器件的簡稱,兩者的功能基本相同,只是實(shí)現(xiàn)原理略有不同,所以我們有時可以忽略這兩者的區(qū)別,統(tǒng)稱為可編程邏輯器件或cpld/fpga,。pld是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù),pld能完成任何數(shù)字器件的功能,。pld如同一張白紙或是一堆積木,工程師可以通過傳統(tǒng)的原理圖輸入法,或是硬件描述語言自由的設(shè)計(jì)一個數(shù)字系統(tǒng),通過軟件仿真,我們可以事先驗(yàn)證設(shè)計(jì)的正確性。在pcb完成以后,還可以利用pld的在線修改能力,隨時修改設(shè)計(jì)而不必改動硬件電路,。使用pld來開發(fā)數(shù)字電路,可以大大縮短設(shè)計(jì)時間,減少pcb面積,提高系統(tǒng)的可靠性,。pld的這些優(yōu)點(diǎn)使得pld技術(shù)在20世紀(jì)90年代以后得到飛速的發(fā)展,同時也大大推動了eda軟件和硬件描述語言(hdl)的進(jìn)步。硬件描述語言(hdl)硬件描述語言(hdl)是相對于一般的計(jì)算機(jī)軟件語言如c,、pascal而言的,。hdl是用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語言,它描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式,。hdl具有與具體硬件電路無關(guān)和與設(shè)計(jì)平臺無關(guān)的特性,并且具有良好的電路行為描述和系統(tǒng)描述的能力,并在語言易讀性和層次化結(jié)構(gòu)化設(shè)計(jì)方面,表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力,。用hdl進(jìn)行電子系統(tǒng)設(shè)計(jì)的一個很大的優(yōu)點(diǎn)是設(shè)計(jì)者可以專心致力于其功能的實(shí)現(xiàn),而不需要對不影響功能的與工藝有關(guān)的因素花費(fèi)過多的時間和精力。就fpga/cpld開發(fā)來說,比較常用和流行的hdl主要有vhdl,、verilog hdl,、abel、ahdl,、systemverilog和systemc,。其中vhdl、verilog在現(xiàn)在eda設(shè)計(jì)中使用最多,也擁有幾乎所有的主流eda工具的支持,。而sys-temverilog和systemc這兩種hdl語言還處于完善過程中?，F(xiàn)在,vhdl和verilog作為ieee的工業(yè)標(biāo)準(zhǔn)硬件描述語言,又得到眾多eda公司的支持,在電子工程領(lǐng)域,已成為事實(shí)上的通用硬件描述語言。有專家認(rèn)為,在新的世紀(jì)中,vhdl與verilog hdl語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù),。

軟件開發(fā)工具

這類軟件一般由pld/fpga芯片廠家提供,基本都可以完成所有的設(shè)計(jì)輸入(原理圖或hdl),仿真,綜合,布線,下載等工作,。集成的pld/fpga開發(fā)環(huán)境供應(yīng)商開發(fā)環(huán)境簡介alteramaxplusiialtera的maxplusii曾經(jīng)是最優(yōu)秀的pld開發(fā)平臺之一,適合開發(fā)早期的中小規(guī)

模pld/fpga使用者眾多。目前altera已經(jīng)停止開發(fā)maxplusii,而轉(zhuǎn)向quartusii軟件平臺quartusiialtera公司新一代pld開發(fā)軟件,適合大規(guī)模fpga的開發(fā)xilinxfoundationxilinx公司上一代的pld開發(fā)軟件,目前xilinx已經(jīng)停止開發(fā)foundation轉(zhuǎn)向ise軟件平臺ise xilinx公司目前的fpga/pld開發(fā)軟件

latticeispdesignexpertlattice公司的pld開發(fā)軟件,目前最新軟件改名為ispleverispleverlattice推出的最新一代pld集成開發(fā)軟件,取代ispexpert成為fpga和pld設(shè)計(jì)的主要工具,。實(shí)驗(yàn)開發(fā)系統(tǒng)提供芯片下載電路及eda實(shí)驗(yàn)/開發(fā)的外圍資源(類似于用于單片機(jī)開發(fā)的仿真器),供硬件驗(yàn)證用,。一般包括:1)實(shí)驗(yàn)或開發(fā)所需的各類基本信號發(fā)生模塊,包括時鐘、脈沖,、高低電平等2)fpga/cpld輸出信息顯示模塊,包括數(shù)據(jù)顯示,、發(fā)光管顯示、聲響指示等3)監(jiān)控程序模塊,提供“電路重構(gòu)軟配置4)目標(biāo)芯片適配座以及上面的fpga/cpld目標(biāo)芯片和編程下載電路,。

eda技術(shù)的應(yīng)用展望

eda技術(shù)將廣泛應(yīng)用于高校電類專業(yè)的實(shí)踐教學(xué)和科研工作中與世界各知名高校相比,我國高等院校在eda及微電子方面的教學(xué)和科研工作有著明顯的差距,我們的學(xué)生現(xiàn)在做的課程實(shí)驗(yàn)普遍陳舊,動手能力較差,。從某種意義上來說,eda教學(xué)科研情況如何,代表著一個學(xué)校電類專業(yè)教學(xué)及科研水平的高低,而eda教學(xué)科研工作開展起來后,還會對微電子類、計(jì)算機(jī)類學(xué)科產(chǎn)生積極的影響,從而帶動各高校相應(yīng)學(xué)科的同步發(fā)展,。eda技術(shù)將廣泛應(yīng)用于專用集成電路和新產(chǎn)品的開發(fā)研制中由于可編程邏輯器件性能價格比的不斷提高,開發(fā)軟件功能的不斷完善,而且由于用eda技術(shù)設(shè)計(jì)電子系統(tǒng)具有用軟件的方式設(shè)計(jì)硬件;設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真;系統(tǒng)可現(xiàn)場編程,在線升級;整個系統(tǒng)可集成在一個芯片上等特點(diǎn),使其將廣泛應(yīng)用于專用集成電路和機(jī)械,、電子、通信、航空航天,、化工,、礦產(chǎn)、生物,、醫(yī)學(xué),、軍事等各個領(lǐng)域新產(chǎn)品的開發(fā)研制中,。eda技術(shù)將廣泛應(yīng)用于傳統(tǒng)機(jī)電設(shè)備的升級換代和技術(shù)改造傳統(tǒng)機(jī)電設(shè)備的電器控制系統(tǒng),如果利用eda技術(shù)進(jìn)行重新設(shè)計(jì)或進(jìn)行技術(shù)改造,不但設(shè)計(jì)周期短,、設(shè)計(jì)成本低,而且將提高產(chǎn)品或設(shè)備的性能,縮小產(chǎn)品體積,提高產(chǎn)品的技術(shù)含量,提高產(chǎn)品的附加值,。eda技術(shù)將在國防現(xiàn)代化建設(shè)中發(fā)揮重要的作用eda技術(shù)是電子設(shè)計(jì)領(lǐng)域的一場革命,目前正處于高速發(fā)展階段,每年都有新的eda工具問世,我國eda技術(shù)的應(yīng)用水平長期落后于發(fā)達(dá)國

家,如果說用于民品的核心集成電路芯片還可以從國外買的到的話,那么軍用集成電路就必須依靠自己的力量研制開發(fā),因?yàn)橛缅X是買不到國防現(xiàn)代化的,特別是中國作為一支穩(wěn)定世界的重要力量,更要走自主開發(fā)的道路,。強(qiáng)大的現(xiàn)代國防必須建立在自主開發(fā)的基礎(chǔ)上,因此,廣大電子工程技術(shù)人員應(yīng)該盡早掌握這一先進(jìn)技術(shù),這不僅是提高設(shè)計(jì)效率和我國電子工業(yè)在世界市場上生存、竟?fàn)幣c發(fā)展的需要,更是建立強(qiáng)大現(xiàn)代國防的需要,。

我國eda技術(shù)的出路

中國ic設(shè)計(jì)公司任重道遠(yuǎn)近年來我國的半導(dǎo)體市場發(fā)展突飛猛進(jìn),政府積極扶植eda產(chǎn)業(yè),加大招商引資力度,大力建設(shè)eda制造業(yè)基地,國務(wù)院頒布的軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策從政策上為eda的發(fā)展?fàn)I造了良好的外部環(huán)境,同時世界領(lǐng)先的一些供應(yīng)商也看好中國市場的潛在優(yōu)勢,向中國出口先進(jìn)的設(shè)計(jì)工具,但具備了工具只是解決了設(shè)計(jì)手段,而中國的設(shè)計(jì)師在eda的總體應(yīng)用能力方面與世界發(fā)達(dá)國家相比還存在一定的差距,突出表現(xiàn)為專業(yè)人才緊缺,缺乏成熟化的整合性集成設(shè)計(jì)環(huán)境,供應(yīng)商技術(shù)服務(wù)支持不夠,中國eda技術(shù)的現(xiàn)在和未來都應(yīng)重視設(shè)計(jì)方法,、工具和設(shè)計(jì)語言等方面的問題,從整體上看,中國市場對設(shè)計(jì)工具的需求已越來越與國際接軌,但是盡管中國eda設(shè)計(jì)領(lǐng)域中前端的設(shè)計(jì)相對成熟,但后端例如從網(wǎng)表到c++等的設(shè)計(jì)卻面臨著更大的挑戰(zhàn)。無論是eda的使用還是eda工具本身,我國與先進(jìn)國家相比都有很大差距,。eda標(biāo)準(zhǔn)化工作在我國剛剛起步,我國有龐大的市場需求和快的增長速度,同時還有后發(fā)優(yōu)勢,這是我國eda發(fā)展的楔機(jī),。在eda標(biāo)準(zhǔn)化方面,目前主要應(yīng)采用國際和國外先進(jìn)標(biāo)準(zhǔn),一方面引進(jìn)和轉(zhuǎn)化適用的標(biāo)準(zhǔn),更重要的是加強(qiáng)轉(zhuǎn)化后標(biāo)準(zhǔn)的宣傳和推廣,通過標(biāo)準(zhǔn)化工作促進(jìn)我國eda及集成電路產(chǎn)業(yè)的發(fā)展。

我國如何應(yīng)對eda技術(shù)的挑戰(zhàn)

①充分發(fā)揮eda仿真技術(shù)在教學(xué)中的應(yīng)用,培養(yǎng)更多適應(yīng)新技術(shù)要求的人才,。人才需求的變化,技術(shù)的發(fā)展之快更是需要教育工作者有著人才培養(yǎng)的超前意識,。這一意識必須是科學(xué)的、嶄新的,、快速的,、甚至是跳躍的。特別是人才的培養(yǎng)需要有掌握新技術(shù)的專業(yè)教師,還要有新技術(shù)的設(shè)備才能滿足人才培養(yǎng)的要求,。新技術(shù),、新設(shè)備的大量投入可能會影響到進(jìn)入人才市場最前沿的機(jī)遇。這就需要我們思維創(chuàng)新,教學(xué)手段創(chuàng)新,。作者認(rèn)為學(xué)校實(shí)驗(yàn)教學(xué)就應(yīng)該以eda仿真技術(shù)

為突破口,引入計(jì)算機(jī)輔助教學(xué)手段,從而加快高素質(zhì)人才培養(yǎng)的速度,建立雄厚的eda技術(shù)人才基礎(chǔ),。②以半導(dǎo)體的研究創(chuàng)新促進(jìn)eda技術(shù)發(fā)展半導(dǎo)體工藝技術(shù)在過去5年中正以飛快的速度發(fā)展。硅的生產(chǎn)率每18個就會增加,而設(shè)計(jì)生產(chǎn)率仍舊嚴(yán)重滯后,。自從半導(dǎo)體行業(yè)步入0.13μm時代以來,集成電路設(shè)計(jì)所面臨的挑戰(zhàn)已被多次提及,范圍包括了數(shù)字和模擬電路領(lǐng)域,。相關(guān)的內(nèi)容包括:功率管理,功能驗(yàn)證,漏電流,對于超過1.5億個晶體管的復(fù)雜設(shè)計(jì)管理,還有0.13μm以下的混合信號和數(shù)字設(shè)計(jì)等等。過去那些令人生畏的巨大挑戰(zhàn)總會被解決,所以說沒有人會懷疑半導(dǎo)體技術(shù)會適時而及時地找出解決所面臨的挑戰(zhàn)方案,來擊敗itrs的預(yù)言,。但是,為了在設(shè)計(jì)效率和設(shè)計(jì)技術(shù)有效上取得長足進(jìn)步和避免成本重復(fù),eda產(chǎn)業(yè)應(yīng)該支持相應(yīng)的一整套標(biāo)準(zhǔn),如設(shè)計(jì)工具的全球戰(zhàn)略,、可制造性設(shè)計(jì)、統(tǒng)計(jì)設(shè)計(jì)方法,、低功率設(shè)計(jì)和系統(tǒng)級確認(rèn)等,。③開發(fā)實(shí)用性更強(qiáng)的eda軟件在eda軟件開發(fā)方面,目前主要集中在美國。但各國也正在努力開發(fā)相應(yīng)的工具。日本,、韓國都有asic設(shè)計(jì)工具,但不對外開放,。中國華大集成電路設(shè)計(jì)中心,也提供ic設(shè)計(jì)軟件,但性能不是很強(qiáng)。相信在不久的將來會有更多更好的功能強(qiáng)大,、界面友好,、使用方便的設(shè)計(jì)工具在各地開花并結(jié)果。④外設(shè)技術(shù)與eda工程相結(jié)合外設(shè)技術(shù)與eda工程相結(jié)合的市場前景看好,如組合超大屏幕的相關(guān)連接,多屏幕技術(shù)也有所發(fā)展,。中國自1995年以來加速開發(fā)半導(dǎo)體產(chǎn)業(yè),先后建立了幾所設(shè)計(jì)中心,推動系列設(shè)計(jì)活動以應(yīng)對亞太地區(qū)其它eda市場的競爭,。在信息通信領(lǐng)域,要優(yōu)先發(fā)展高速寬帶信息網(wǎng)、深亞微米集成電路,、新型元器件,、計(jì)算機(jī)及軟件技術(shù)、第三代移動通信技術(shù),、信息管理,、信息安全技術(shù),積極開拓以數(shù)字技術(shù)、網(wǎng)絡(luò)技術(shù)為基礎(chǔ)的新一代信息產(chǎn)品,發(fā)展新興產(chǎn)業(yè),培育新的經(jīng)濟(jì)增長點(diǎn),。要大力推進(jìn)制造業(yè)信息化,積極開展計(jì)算機(jī)輔助設(shè)計(jì)

(cad),、計(jì)算機(jī)輔助工程(cae)、計(jì)算機(jī)輔助工藝(capp),、計(jì)算機(jī)輔助制造(cam),、產(chǎn)品數(shù)據(jù)管理(pdm)、制造資源計(jì)劃(mrpii)及企業(yè)資源管理(erp)等,。有條件的企業(yè)可開展“網(wǎng)絡(luò)制造”,便于合作設(shè)計(jì),、合作制造,參與國內(nèi)和國際競爭。開展“數(shù)控化”工程和“數(shù)字化”工程,。自動化儀表的技術(shù)發(fā)展趨勢的測試技術(shù),、控制技術(shù)與計(jì)算機(jī)技術(shù)、通信技術(shù)進(jìn)一步融合,形成測量,、控制,、通信與計(jì)算機(jī)(m3c)結(jié)構(gòu)。在asic和pld設(shè)計(jì)方面,向超高速,、高密度,、低功耗、低電壓方面發(fā)展,。

eda實(shí)訓(xùn)心得篇五

實(shí)驗(yàn)一：

quartus ii 軟件使用及組合電路設(shè)計(jì)仿真

實(shí)驗(yàn)?zāi)康模?/p>

學(xué)習(xí)quartus ii 軟件的使用,，掌握軟件工程的建立，vhdl源文件的設(shè)計(jì)和波形仿真等基本內(nèi)容,。

實(shí)驗(yàn)內(nèi)容：

1.四選一多路選擇器的設(shè)計(jì) 基本功能及原理 ：

選擇器常用于信號的切換,，四選一選擇器常用于信號的切換,，四選一選擇器可以用于4路信號的切換。四選一選擇器有四個輸入端a,b,c,d,，兩個信號選擇端s(0)和s(1)及一個信號輸出端y,。當(dāng)s輸入不同的選擇信號時，就可以使a,b,c,d中某一個相應(yīng)的輸入信號與輸出y端接通,。

邏輯符號如下：

程序設(shè)計(jì)：

軟件編譯：

在編輯器中輸入并保存了以上四選一選擇器的vhdl源程序后就可以對它進(jìn)行編譯了,，編譯的最終目的是為了生成可以進(jìn)行仿真、定時分析及下載到可編程器件的相關(guān)文件,。仿真分析：

仿真結(jié)果如下圖所示

分析：

由仿真圖可以得到以下結(jié)論：

當(dāng)s=0(00)時y=a;當(dāng)s=1(01)時y=b,；當(dāng) s=2(10)時y=c；當(dāng)s=3(11)時y=d,。符合我們最開始設(shè)想的功能設(shè)計(jì),，這說明源程序正確。2.七段譯碼器程序設(shè)計(jì) 基本功能及原理：

七段譯碼器是用來顯示數(shù)字的,，7段數(shù)碼是純組合電路,，通常的小規(guī)模專用ic,，如74或4000系列的器件只能作十進(jìn)制bcd碼譯碼,，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是2進(jìn)制的，所以輸出表達(dá)都是16進(jìn)制的,，為了滿足16進(jìn)制數(shù)的譯碼顯示,，最方便的方法就是利用vhdl譯碼程序在fpga或cpld中實(shí)現(xiàn)。本項(xiàng)實(shí)驗(yàn)很容易實(shí)現(xiàn)這一目的,。輸出信號的7位分別接到數(shù)碼管的7個段,，本實(shí)驗(yàn)中用的數(shù)碼管為共陽極的，接有低電平的段發(fā)亮,。數(shù)碼管的圖形如下

七段譯碼器的邏輯符號：

程序設(shè)計(jì)：

軟件編譯：

在編輯器中輸入并保存了以上七段譯碼器的vhdl源程序后就可以對它進(jìn)行編譯了,，編譯的最終目的是為了生成可以進(jìn)行仿真、定時分析及下載到可編程器件的相關(guān)文件

,。仿真分析：

仿真結(jié)果如下圖所示:

分析: 由仿真的結(jié)果可以得到以下結(jié)論：

當(dāng)a=0(0000)時led7=1000000 此時數(shù)碼管顯示0,； 當(dāng)a=1(0001)時led7=1111001 此時數(shù)碼管顯示1； 當(dāng)a=2(0010)時led7=0100100 此時數(shù)碼管顯示2,； 當(dāng) a=3(0011)時led7=0110000 此時數(shù)碼管顯示3,； 當(dāng) a=4(0100)時led7=0011001 此時數(shù)碼管顯示4； 當(dāng) a=5(0101)時led7=0010010 此時數(shù)碼管顯示5,； 當(dāng) a=6(0110)時led7=0000010 此時數(shù)碼管顯示6,； 當(dāng) a=7(0111)時led7=1111000 此時數(shù)碼管顯示7； 當(dāng) a=8(1000)時led7=0000000 此時數(shù)碼管顯示8,； 當(dāng)a=9(1001)時led7=0010000 此時數(shù)碼管顯示9,； 當(dāng)a=10(1010)時led7=0001000 此時數(shù)碼管顯示a,； 當(dāng)a=11(1011)時led7=0000011 此時數(shù)碼管顯示b； 當(dāng) a=12(1100)時led7=1000110 此時數(shù)碼管顯示c,； 當(dāng)a=13(1101)時led7=0100001 此時數(shù)碼管顯示d,； 當(dāng)a=14(1110)時led7=0000110 此時數(shù)碼管顯示e； 當(dāng)a=15(1111)時led7=0001110 此時數(shù)碼管顯示f,；

這完全符合我們最開始的功能設(shè)計(jì),，所以可以說明源vhdl程序是正確的。

實(shí)驗(yàn)心得：

通過這次實(shí)驗(yàn),，我基本掌握了quartus ii軟件的使用,，也掌握了軟件工程的建立，vhdl源文件的設(shè)計(jì)和波形仿真等基本內(nèi)容,。在實(shí)驗(yàn)中,，我發(fā)現(xiàn)eda這門課十分有趣，從一個器件的功能設(shè)計(jì)到程序設(shè)計(jì),，再到編譯成功,，最后得到仿真的結(jié)果，這其中的每一步都需要認(rèn)真分析,，一遍又一遍的編譯,，修改。當(dāng)然,，中間出現(xiàn)過錯誤,，但我依然不放棄，一點(diǎn)一點(diǎn)的修改,，驗(yàn)證,，最終終于出現(xiàn)了正確的仿真結(jié)果，雖然有一些毛刺,，但是總的來說,，不影響整體的結(jié)果。

實(shí)驗(yàn)二：計(jì)數(shù)器設(shè)計(jì)與顯示

實(shí)驗(yàn)?zāi)康模?/p>

（1）熟悉利用quartus ii中的原理圖輸入法設(shè)計(jì)組合電路,，掌握層次化的設(shè)計(jì)方法,；

（2）學(xué)習(xí)計(jì)數(shù)器設(shè)計(jì)，多層次設(shè)計(jì)方法和總線數(shù)據(jù)輸入方式的

仿真,，并進(jìn)行電路板下載演示驗(yàn)證,。實(shí)驗(yàn)內(nèi)容:

1.完成計(jì)數(shù)器設(shè)計(jì)

基本功能及原理：

本實(shí)驗(yàn)要設(shè)計(jì)一個含有異步清零和計(jì)數(shù)使能的4位二進(jìn)制加減可控計(jì)數(shù)器，即有一個清零端和使能端,，當(dāng)清零端為1時異步清零,，即所有輸出值都為0，當(dāng)使能端為0時,，計(jì)數(shù)器停止工作,，當(dāng)使能端為1時,，正常工作，由時鐘控制,。另外,，還應(yīng)該有一個控制端，當(dāng)控制端為0時,，進(jìn)行減法運(yùn)算,，當(dāng)控制端為1時，進(jìn)行加法運(yùn)算,。輸出端有輸出值和進(jìn)位端,，當(dāng)進(jìn)行加法運(yùn)算時，輸出值遞增,，當(dāng)減法運(yùn)算時,，輸出值遞減，同時進(jìn)位端進(jìn)行相應(yīng)的變化,。

4位二進(jìn)制加減計(jì)數(shù)器的邏輯符號：

程序設(shè)計(jì)：

軟件編譯：

在編輯器中輸入并保存了以上4位二進(jìn)制加減計(jì)數(shù)器的vhdl源程序后就可以對它進(jìn)行編譯了,，編譯的最終目的是為了生成可以進(jìn)行仿真、定時分析及下載到可編程器件的相關(guān)文件,。仿真分析： 仿真結(jié)果如下:

分析：

由仿真圖可以得到以下結(jié)論：

當(dāng)enable端為0時,，所有數(shù)值都為0，當(dāng)enable端為1時,，計(jì)數(shù)器正常工作,；當(dāng)reset端為1時,，異步清零,，所有輸出數(shù)值為0，當(dāng)reset端為0時,，正常工作,；當(dāng)updown端為0時，進(jìn)行減法運(yùn)算,，當(dāng)updown為1時,，進(jìn)行加法運(yùn)算；另外,，當(dāng)程序進(jìn)行減法運(yùn)算時,，出現(xiàn)借位時，co為1,，其余為0,，當(dāng)進(jìn)行加法運(yùn)算時，出現(xiàn)進(jìn)位時,，co為1,，其余為0,。圖中所有的功能與我們設(shè)計(jì)的完全一樣，所以說明源程序正確,。2.50m分頻器的設(shè)計(jì)

基本功能及原理：

50m分頻器的作用主要是控制后面的數(shù)碼管顯示的快慢,。即一個模為50m的計(jì)數(shù)器，由時鐘控制,，分頻器所有的端口基本和上述4位二進(jìn)制加減計(jì)數(shù)器的端口一樣,，原理也基本相同。分頻器的進(jìn)位端（co）用來控制加減計(jì)數(shù)器的時鐘,，將兩個器件連接起來,。50m分頻器的邏輯符號如下：

程序設(shè)計(jì)：

軟件編譯：

在編輯器中輸入并保存了以上50m分頻器的vhdl源程序后就可以對它進(jìn)行編譯了，編譯的最終目的是為了生成可以進(jìn)行仿真,、定時分析及下載到可編程器件的相關(guān)文件,。仿真分析： 結(jié)果如下：

上圖為仿真圖的一部分，由于整個圖太大,，所以顯示一部分即可,，其余部分如圖以上圖規(guī)律一直遞增，直到50m為止,，然后再重復(fù),，如此循環(huán)。

上圖是部分輸出的顯示,，由于整個圖太大,，所以只顯示部分，其余部分如圖遞增,。

分析：

由仿真圖可以看出,，當(dāng)reset為0，enable為1時（因?yàn)楸緦?shí)驗(yàn)中計(jì)數(shù)器的模值太大,，為了盡可能多的觀察出圖形,，可讓reset一直為0，enable一直為1,，即一直正常工作）,，輸出值由0一直遞增到50m，構(gòu)成一個加法計(jì)數(shù)器,，與我們設(shè)計(jì)的功能一致,。3.七段譯碼器程序設(shè)計(jì)

基本功能及原理：

七段譯碼器是用來顯示數(shù)字的，7段數(shù)碼是純組合電路,，通常的小規(guī)模專用ic,，如74或4000系列的器件只能作十進(jìn)制bcd碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是2進(jìn)制的,，所以輸出表達(dá)都是16進(jìn)制的,，為了滿足16進(jìn)制數(shù)的譯碼顯示,，最方便的方法就是利用vhdl譯碼程序在fpga或cpld中實(shí)現(xiàn)。本項(xiàng)實(shí)驗(yàn)很容易實(shí)現(xiàn)這一目的,。輸出信號的7位分別接到數(shù)碼管的7個段,，本實(shí)驗(yàn)中用的數(shù)碼管為共陽極的，接有低電平的段發(fā)亮,。

七段譯碼器的邏輯符號：

程序設(shè)計(jì)：

軟件編譯：

在編輯器中輸入并保存了以上七段譯碼器的vhdl源程序后就可以對它進(jìn)行編譯了,，編譯的最終目的是為了生成可以進(jìn)行仿真、定時分析及下載到可編程器件的相關(guān)文件,。仿真分析：

仿真結(jié)果如下圖所示:

分析：具體分析與實(shí)驗(yàn)一中七段譯碼器的分析相同,，在此不再贅述。計(jì)數(shù)器和譯碼器連接電路的頂層文件原理圖：

原理圖連接好之后就可以進(jìn)行引腳的鎖定,，然后將整個程序下載到已經(jīng)安裝好的電路板上,，即可進(jìn)行仿真演示。

實(shí)驗(yàn)心得：

經(jīng)過本次試驗(yàn),，我學(xué)到了很多,。首先，我加強(qiáng)了對quartus ii軟件的掌握,；其次,，我掌握了電路圖的頂層文件原理圖的連接，學(xué)會了如何把自己設(shè)計(jì)的程序正確的轉(zhuǎn)化為器件,，然后正確的連接起來,，形成一個整體的功能器件；最后,，我學(xué)會了如何安裝以及如何正確的把完整的程序下載到電路板上,，并進(jìn)行演示驗(yàn)證。

實(shí)驗(yàn)三：大作業(yè)設(shè)計(jì)

（循環(huán)彩燈控制器）

實(shí)驗(yàn)?zāi)康模?/p>

綜合應(yīng)用數(shù)字電路的各種設(shè)計(jì)方法,，完成一個較為復(fù)雜的電路設(shè)計(jì),。實(shí)驗(yàn)內(nèi)容：

流水燈（循環(huán)彩燈）的設(shè)計(jì) 設(shè)計(jì)任務(wù)：

設(shè)計(jì)一個循環(huán)彩燈控制器，該控制器可控制10個發(fā)光二極管循環(huán)點(diǎn)亮,，間隔點(diǎn)亮或者閃爍等花型。要求至少三種以上花型,，并用按鍵控制花型之間的轉(zhuǎn)換,，用數(shù)碼管顯示花型的序號?；驹恚?/p>

該控制器由兩部分組成,，一部分是一個50m的分頻器，其主要用來控制花色變化的快慢,；另一部分是一個彩燈控制器,，該彩燈控制器可由兩個開關(guān)控制花型的序號,，10個輸出分別控制10個發(fā)光二極管的亮暗，當(dāng)輸出為1時,，該發(fā)光二極管亮,，輸出為0時，該二極管滅,。將分頻器的co端用來控制彩燈控制器的時鐘,，將兩個器件連接起來。1.分頻器的設(shè)計(jì)

50m分頻器與實(shí)驗(yàn)二中的分頻器一樣,，這里不再贅述,。2.彩燈控制器的設(shè)計(jì) 基本原理：

該彩燈控制器由時鐘控制，reset異步清零,，enable當(dāng)做使能端,，由兩個開關(guān)do(0-1)來控制選擇不同的花型，10個輸出端lig(0-9)來控制10個led燈的亮滅,。因?yàn)橛昧藘蓚€開關(guān)來控制花型,，所以一共有4種花色。

彩燈控制器的邏輯符號：

程序設(shè)計(jì)：

3.七段譯碼器的設(shè)計(jì)

七段譯碼器是用來顯示不同花型的序號的,，其設(shè)計(jì)與實(shí)驗(yàn)一中的設(shè)計(jì)一樣,，這里不再贅述。循環(huán)彩燈控制器的原理圖：

仿真波形如下： 第一種花型：

第二種花型：

第三種花型：

第四種花型：

仿真分析：

將以上仿真波形圖和源程序?qū)Ρ?，我們可以看到，仿真出來的波形和我們設(shè)計(jì)的功能一致,，這說明源vhdl程序是正確的。實(shí)驗(yàn)心得：

本次試驗(yàn)是在沒有老師指導(dǎo)的情況下自己完成的，我在參考了網(wǎng)上的程序的情況下,，最終成功的設(shè)計(jì)并正確的演示出了循環(huán)彩燈的不同花型。通過本次試驗(yàn),，我真正的體會到了dea這門課的樂趣，也發(fā)現(xiàn)它對我們的學(xué)習(xí)和生活帶來很大的方便。